Делитель частоты с переменным коэффициентом деления
(72) Автор изобретения
И. В. Поливода (71) Заявитель (54) ДЕЛИТЕЛЬ ЧАСТОТЫ С ПЕРЕМЕННЫМ
КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ
Изобретение относится к импульснои технике.
Известен делитель частоты с переменным коэффициентом деления, содержащий многоразрядное пересчетное устройство,5 делитель, мультиплексор, регистр, информационный узел, содержащий регистр считывания, регистр коэффициента и формирователь (1 ).
1О
Недостатком данного делителя является его сложность.
Наиболее близким по технической сущности к предлагаемому является делитель, содержащий двоичный счетчик на триггерах, выходы которых соедине ны с входами элементов И, другие входы которых подключены к шинам сигналов управления1 а выходы соединены с го элементом ИЛИ, выход которого через инвертор соединен с соответствующим входом счетчика, триггер, вход кото- рого соединен с входом элемента ИЛИ, а выход с одним из входов счетчи-: ка )2j.
Однако известный делитель не обладает достаточным диапазоном измене" ния коэффициента деления.
Целью изобретения является расширение диапазона изменений коэффициента деления, Поставленная цель достигается тем, что в делитель частоты с переменным коэффициентом деления, содержаший счетчик, один вход которого соединен с выходом триггера, а второй вход подключен к входной шине и первому входу триггера, второй вход которого соединен с выходом элемента
ИЛИ, и два элемента И, введены два мультиплексора, адресные входы которых соединены с шинами сигналов управления, первая и вторая группы информационных входов подключены соответ" ственно к выходам счетчика и выходам элементов И, выходы мультиплексоров
3 96691 соединены с входами элемента ИЛИ, причем один из входов первого мультиплексора соединен с входной шиной, а входы элементов И соединены соответственно с выходами старших разрядов 5 счетчика.
На чертеже приведена структурная электрическая схема предлагаемого делителя.
Делитель содержит счетчик 1, муль- 10 типлексоры 2 и 3, элемент ИЛИ 4, элементы И 5 и 6, триггер 7 (например.О-типа). Входной сигнал подан на входную шину 8, на шины 9 поданы сигналы управления. 15
Принцип работы делителя заключается в следующем..
Входной сигнал по шине 8 поступает на счетный вход счетчика 1 и на вход синхронизации триггере 7. В зави-2о симости от поступившего по шинам 9 на входы мультиплексоров 2 и 3 кода управления последние коммутируют сигналы с определенных разрядов счетчика 1 или с выходов элементов 5 и 6 с вхо- р5 дами элемента 4. При этом состояние выходного кода счетчика, при котором на установочном входе триггера 7 появляется сигнал сброса счетчика 1 ч в ноль, зависит от того, какие сигна- з лы с каких разрядов или коньюнкции сигналов с каких разрядов счетчика 1 поданы через мультиплексоры.2 и 3 на входы элемента 4, т.е ° зависит от управляющего кода.
Таким образом, коэффициент пересчета счетчика 1 является функцией управляющего воздействия на устройство и, следовательно, коэффициент деления частоты сигнала, подаваемого на вход устройства, также определяется состоянием управляющего кода.
Для организации в делителе при заданном состоянии управляющего кода
45 целочисленного недвоичного коэффициента деления k достаточно обеспечить на установочном входе триггера 7 сигнала обнуления счетчика 1 по отрицательному фронту каждого
k-1-го импульса из последовательности импульсов, приходящих на счетный вход счетчика 1, 4о положительному фронту каждого k-го импульса происходит эапись сигнала обнуления в триггер 7 и сброс счетчика 1 в ноль.
При этом на установочный вход триггера 7 приходит сигнал разрешения счета счетчика 1, который записывается в триггер и поступает на вход установки нуля счетчика 1 по положительному фронту каждого k+1-го импульса, по отрицательному фронту которого счетчик 1 начинает следующий цикл пересчета. Один цикл пересчета составляет во времени k периодов входного сигнала, следовательно, достигается деление частоты на k. В промежутке между положительными фронтами каждого k-ro и k 1-го импульса ,триггер 7 хранит сигнал обнуления счетчика 1, обеспечивая тем самым устойчивое обнуление счетчика и надежную работу всего устройства.
Двоичные коэффициенты деления получаются путем подачи на вход установки нуля счетчика l постоянного сигнала разрешения счета, при состояниях управляющего кода, соответствующих этим коэффициентам деления, путем заземления соответствующих информационных входов мультиплексора 3.
Коэффициент деления частоты k=1 достигается инверсной передачей входного сигнала на выход устройства по каналу мультиплексора 2, на входе установки нуля счетчика 1 при этом присутствует сигнал разрешения счета.
Поскольку при заданном управляющем коде коэффициент деления частоты определяется лишь тем, сигналы с каких разрядов счетчика 1 или коньюнкции сигналов с каких разрядов поданы на соответствующие этой кодовой комбинации информационные входы мультиплексоров 2 и 3 то, подавая на эти информационные входы сигналы с других разрядов. счетчика 1 или коньюнкцию сигналов с других разрядов, можно получить при данном управляющем. коде любой допустимый коэффициент, деления частоты.
Если делитель собран на мультиплексорах с прямыми выходами, вместо элемента ИЛИ необходимо использовать . элемент И, а с входом установки нуля счетчика 1 должен быть соединен прямой выход триггера 7.
Технико-экономическим преимуществом делителя является то, что имеется возможность при заданном произвольном управляющем воздействии путем простых изменений электрических связей осуществить деление частоты на любой допустимый коэффициент, что значительно улучшает эксплуатационные характеристики делителя, так как
66919
Формула изобретения
8НИИПИ Заказ 7902/78 Тираж 959 Подписное
Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4
5 9 обеспечивается расширение диапазона изменений коэффициента деления.
Делитель частоты с переменным коэффициентом деления, содержащий счетчик, один вход которого соединен с выходом .триггера, а второй вход подключен к входной шине и первому входу триггера, второй вход которого соединен с выходом элемента ИЛИ, и два элемента И, о т л ичающий с я тем, что, с целью расширения диапазона изменений коэффициента деления, .в него введены два мультиплексора, адресные входы которых соединены с шинами сигналов управления, первая и вторая группы информационных входов подключены соответственно к выходам счетчика и выходам элементов И, выходы мультиплексоров соединены с входами элемента ИЛИ, причем один из входов первого мультиплексора соединен с входной шиной, а входы элементов И
1в соединены соответственно с выходами старших разрядов счетчика.
Источники информации, принятые во внимание при экспертизе
1. Авторское свидетельство СССР
N . 744991, кл. H 03 К 23/00, 10.01.81.
2. Авторское свидетельство СССР
N 609214, кл. Н 03 К 21/36, 11.10.76.