Программируемое постоянное запоминающее устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 190581 (21) 3292716/18-24 151) М. КП.

Союз Советских

Социалистических

Республик с присоединением заявки N (23) Приоритет

6 11 С 17/00

Государственный комитет

СССР по делам изобретений и открытий (3) УДК 681. 327. .66(088.8) Опубликовано 07.11.82. Бюллетень М 41

Дата опубликования описания 0711.82

I" т т„ g( (72) Авторы изобретения

"° Н.Журавский и A.M.Ñåëèãåé

Киевское производственное объединение нЭ им. В.И.Ленина (71) Заявитель (54) ПРОГРАММИРУЕМОЕ ПОСТОЯННОЕ ЭАПОМИНАЮЩЕЕ

УСТРОЙСТВО схемы (2 ).

Изобретение относится к вычислительной технике, а именно к организации постоянных запоминающих устройств на интегральных микросхемах.

Известно программируемое постоянное запоминающее устройство, содержащее микросхемы программируемой постоянной памяти, одноименные разрядные выходы которых объединены и подключены к выходным шинам(1) .

Недостатксм указанного устройства является невозможность использования микросхем с дефектными битами на основе псразрядного обратного кодированияя. 1$

Наиболее близким по технической сущности к предлагаемому является постоянное запоминающее устройство содержащее микросхемы постоянной памяти и дешифратор, выходы которого 2ь соединены со входом выбора микроНедостатком указанного устройства является невозможность использования метода поразрядного обратного кодирования с целью уменьшения количества

"прожигаемых" перемычек или использовать микросхемы- с дефектными битами.

Целью изобретения является повыше- ние надежности за счет обеспечения возможности использования метода поразрядного обратного кодирования при построении запоминающего устройства, что уменьшит количество "пережигаемых" перемычек и уменьшит вероятность и.-: восстановления.

Указанная цель достигается тем,что программируемое постоянное запоминающее устройство, содержащее модули памяти, адресные входы которых соединены со входами дешифратора и являются входами устройства, выходы дешифратора соединены с входами выборки соответствующего модуля памяти, дополнительно содержит блок формирователей четности, входы первой группы, которого соединены с информационными входами модулей памяти, входы второй группы — с дополнительными выходами модулей памяти, а выходы блока формирователей четности являются выходами устройства.

На чертеже представлена блок-схема предлагаемого программируемого постоянного запоминающего устройства.

Программируемое постоянное запоминающее устройство содержи r модули памяти 1, адресные вхож.,| которых

972595

Формула изобретенйя

Составитель IÃ .Áoðîäèí

Техред Т.Маточка <орректор М.Демчик

Редактор Н.Гунько

Заказ 8526/45 Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППЛ "Патент", г. Ужгород, ул. Проектная, 4 соединены с адресными входами 2, яв-. ляющимися входами устройства, и со входами дешифратора 3, выходы которого соединены со входами выборки соответствующего модуля памяти 1, блок 4 формирователей четности, вхо,ды первой группы которого соединены с информационными выходами модулей памяти, а входы второй группы — с выходами дополнительного разряда модулей памяти. 10

Программируемое постоянное запоминающее устройство работает следующим образом.

При поступлении на кодовые шины адреса 2 кода выбирается соответ— ствующий модуль памяти 1 и из него считывается информация, поступающая на первую группу входов блока 4 формирователей четности. Одновременно по дополнительному разряду считывается

"0" или "1" в зависимости от кода, в котором записано слово в информационных разрядах по выбранному адреСу: прямом или обратном .

В. блоке 4 формирователей четности происходит восстановление истинной информаций. Это позволяет информацию в словаХ С.преобладающим количеством "3." записывать в обратном коде и тем самьм сокращать число пережигаемых перемычек при программирова- 30 нии. Поскольку перемычки имеют определенную вероятность восстановления после программирования, то уменьшая количество "пережженых".перемычек можно повысить надежность рп .оты программируемого постоянного запоминающего устройс; ва. В этом заключается технико-эконсмическое преимущество предлагаемого технического решения.

Программируемое постоянное запоминающее устройство, содержащее модули памяти, адресные входы которых соединены cd входами дешифратора и являются входами устройства, выходы дешифратора соединены с входами выбор ки соответствующего модуля памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности, оно содержит блок формирователей четности, входы первой группы которого соединены с информационными выходами модулей памяти, входы второй группы — с дополнительными выходами модулей памяти, а выходы блока формирователей четности являются выходами устройства.

Источники инфор ации, принятые во внимание при экспертизе

1. Валиев К.A., Орликовский A.А.

Полупроводниковые схемы памяти на биполярных транзисторных структурах.

М., "Советское радио", 1979, с 253254.

2. Микроэлектроника и полупровод/I и никовые приборы. М., Советское радио, 1976, вып. 1, с.50-58, рис.2 (прототип).