Устройство для записи информации в блок программируемой постоянной памяти

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

: Социалистическик

Республик

<и955195 (61) Дополнительное к авт. свид-ву (22) Заявлено 151280 (21) 3258504/18-24 с присоединением заявки ¹(23) ПриоритетОпубликовано 300882. Бюллетень ¹ 32 (51)M Кл з

G 11 С 7/00

Государственный комитет

СССР ио делам изобретений и открытий (53) УДК 681.327 (088.8) Дата опубликования описания 300882

A.Ã.Ñoáoëåâ, Б.И.Суворов и С.И.Поляшов

Томский институт автоматизированных систем управления и радиоэлектроники. (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ „ЗАПИСИ ИНФОРМАЦИИ В БЛОК

ПРОГРАММИРУЕМОЙ ПОСТОЯННОЙ IIANHTH

Изобретение относится к запоминающим устройствам.

Известно устройство для записи информации в блоки программируемой постоянной памяти, содержащее блок ввода информации, синхронизатор, :коммутатор, регистр и компаратор для индикации окончания записи или бра на $1J .

В этом устройстве не принято ника:ких мер для сокращения времени записи, и, следовательно, в нем непроизводительно затрачивается время на .анализ тех разрядов входной информации, в которых содержатся нули.

Из известных устройств наиболее близким техническим решением к предлагаемому является устройство для записи информации в полупроводниковые блоки памяти, содержащее регистр адреса, информационный регистр, блок .управления, формирователь токов программирования, блок индикации и компаратор (2J .

Недостатком этого устройства является то, что на каждый разряд необходимо затратить цикл работы устройства независимо-от того, что записано в данном разряде информационного регистра, т.е. в том случае, когда в каком-либо разряде исходной информа- ции записан нуль, то время затрачива. ется непроизводительно.

Цель изобретения - повышение быстродействия устройства.

Поставленная цель достигается тем, что в. устройство для записи информации в блок программируемой постоянной памяти,.содержащее последовательно соединенные блок ввода информации, синхронизатор, коммутатор и регистр,, управляющий вход которого подключен к одному из выходов синхронизатора, причем одни из выходов блока ввода информации являются адресными выходами устройства, информационными входами .и выходами которого являются одни из

20 входов и выходов коммутатора, введены элементы И и последовательно соединенные сумматор по модулю два, элементы

НЕ и сумматор, выходы которого подключены к входу блока ввода информации и одним из входов элементов И, другие входы которых соединены с выходами сумматора по модулю два, а выходыс другими входами коммутатора, входы сумматора по модулю два подключены к,— выходам регистра и другим выходам блока ввода информации.

955195 с

Формула изобретения

На фиг. 1 приведена функциональная схема предлагаемого устройства; на фиг.2 — временные диаграммы, поясняющие работу устройства.

Устройство (фиг.1) содержит блок

1 ввода информации, сумматор 2 по 5 модулю два, элементы НЕ 3, сумматор

4, элементы И 5, синхронизатор б, регистр 7 и коммутатор 8.

На фиг.2 приняты следующие обозначения". !О

h — адрес ячейки памяти; а — данные, подлежащие записи в ячейку памяти с адресом h

p — управляющий сигнал на выходе блока 1; t5

q — управляющий сигнал на входе коммутатора; управляющий сигнал на входе регистра;

Ь вЂ” данные на выходе регистра; сигнал на выходе сумматора: 20

4г

T — время подготовки;

Т,,T>,T, — рабочие такты;

Т„ — начало записи кода а в блок памяти, 25

Т, - конец записи кода и временной интервал непосредственно -аписи в блок памяти..

Устройство работает следующим об- 30 разом

Процесс записи информации в блок памяти можно разбить,на два этапа: первый этап — этап ожидания или этап подготовки информации, когда происхо- 35 дит смена адреса и данных, подлежащих записи, и второй этап — этап непосредственно работы устройства, который ,состоит из m рабочих тактов, а каждый такт, в свою очередь, подразделя- 40 ется на два временных интервала: первый — считывание из блока памяти и второй — запись в блок памяти.

На этапе подготовки устанавливается необходимый адрес h на выходе ком- 45 мутатора 8 и данные а на выходе блока 1 (фиг.2).

8 момент Т с выхода блока 1 пос" . тупает сигнал р на вход синхронизатора 6, который с этого момента времени начинает генерировать сигналы на вход регистра 7 m q на вход коммутатора 8.

Импульс s записывает содержимое ,блока памяти по данному адресу в регистр 7, с выхода которого код Ь {n двоичных разрядов) и данные а(й двоичных разрядов) с блока 1 поразрядно суммируются в сумматоре 2 по модулю два. Результат суммирования с=а Ь поступает на одни из входов элемен- 6О тов И 5, на другие входы которых подается тот же код C, прошедший через элементы HE 3 и сумматор 4, в котором к инврртированному коду d прибавляется единица, -..å. d = с +1. Конь- 65 юнкция с и d дает код e =end, который поступает на вход коммутатора 8, Далее в течение временного интервала: л с помощью управляющего сигнала на входе коммутатора 8 код 8 записывается в блок памяти. Затем цикл повторяется, т.е. импульс s на входе регистра 7 записывает в регистр 7 содержиглое блока памяти и т.д.

Преобразование данных а и Ъ в сумматоре 2 по модулю два, элементах НЕ

3, сумматоре 4; элементах И 5 приводит к тому, что в одном такте код Е содержит не более одной единицы, т .е ° не более одного разряда, в котором нужно записать единицу, что является необходимым условием для электрически программируемых блоков постоянной памяти.

1 -через m рабочих тактов, аналогичных описанному выше, когда код Ь совпадает с кодом а, сигнал к на выходе сумматора 4 (в частном случае зто может быть {n+I)-ый разряд сумматора 4) говорит об окончании процесса записи кода а в блок памяти, и .блок 1 с помощью сигнала р переводит синхронизатор б в режим ожидания, когда прекращается генерация сигналов q u s. Далее производится смена адреса h и данных, и процесс записи новых данных Q происходит, как описано выше.

Технико-зкономическое преимущество предлагаемого устройства заключается в том, что его быстродействие в

2-3 раза выше по сравнению с прототипом.

Устройство для записи информации в блок программируемой постоянной памяти, содержащее последовательно соединенные блок ввода информации, синхронизатор, коммутатор и регистр, управляющий вход которого подключен к одному из выходов синхронизатора, причем одни из выходов блока ввода ийформации являются адресными выходами устройства, информационными входами и выходами которого являются одни из входов и выходов коммутатора, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства оно содержит элементы И и последовательно соединенные сумматор по модулю два, элементы НЕ и сумматор, выходы которого подключены к входу блока ввода информации и одним из входов элементов И, другие входы которых соединены с выходами сумматора по модулю два, а выходы — с дру-,. гими входами коммутатора, входы сум955195

Фж 1

Составитель В.Рудаков

Редактор Н.Гришанова Техред Т.Фанта Корректор Е.Рошко . т

Заказ 6447/60 Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035; Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "патент", г.ужгород, ул.Проектная, 4 матора по модулю два подключены к выходам регистра и другим выходам блока ввода информации.

Источники информации, принятые во внимание при экспертизе

1. Вайда Ф., Чакань.A. Микро-ЭВМ, М., "Энергия", 1980, с.76»79.

2. Авторское свидетельство СССР

Р 765872, кл. G 11 С 7/00, 1978 (про тотип).