Интегратор

 

ОП ИСАНИЕ

ИЗО6РЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскин

Социалистическик

Республик (ii)922786 (6l ) Дополнительное к авт. свид-ву (22) Заявлено 25.08.80 (21) 2976982/18-24 (51)М. Кл. с присоединением заявки М

906С 7/186

9еудвретюпвй квинтет

ВФВР ае аеееи изееретеннй и етеритнв (23) Приоритет

Опубликовано 23.04.82. Бюллетень М 15

Дата опубликования описания 25.04.82 (5З) УДК 681. . 33 5 (088, 8) (72) Автор изобретения

А. Н. М(ариков

I

«ф

1 -"":

Ордена Ленина электротехнически институт. им. В. И. Ульянова (Ленина (71) Заявитель (54) ИНТЕГРАТОР

Изобретение относится к аналого-циф ровой вычислительной технике, предназ начено для выполнения операций интегрирования при моделировании зна4ения интеграла и подынтегральной функции напря« жениями постоянного тока и может най5 ти применение в быстро развиваюшихся в настоящее время самонастраивающихся (адаптивных) аналого-цифровых преобразователях, например интегрируюших вольтто метрах с автоматическим выбором предела; поэволяюших подстраивать интервал интегрирования к периоду помех сети, в аналоговых и ananoro-цифровых вычисли тельных устройствах, решаюших дифферен15 циальные ураштения, для решения задач предварительной обработки сигналов управления - сглаживания, формирования и преобразования импульсных сигналов, при построении контрольно-измерительной аппаратуры.

На современном этапе развития интеграторов к ним предъявляются следуюшие требования: сохранение точности интегратора в широком температурном диапазоне, возможность автоматической выставки коэффициента передачи интегратора

КПИ с высокой точностью и построение точных интеграторов на неточных элементахе 1

Основными способами изменения коэффициента передачи интегратора до сих пор остаются ручная настройка, а также автоматическая настройка при помоши серводвигатепей и потенциометров (1

Время настройки отдельного интегратора, даже в случае автоматической установки, составляет единицы и десятки секунд, а время настройки всей системы— десятки минут.

Естественно, такое время уже мало удовлетворяет потребностям современной вычислительной техники. Известные попытки автоматизации процесса, предполагаюшие изменение постоянной времени интегратора (21, не решают целиком задачи, так как главный недостаток всех этих устройств - ограниченный диапазон

3 92 изменения коэффициента передачи, что ведет к снижению точности даже в случае использования прецизионных элементов.

Наиболее близким к изобретению по принципу работы является интегратор, содержащий операционный усилитель, компаратор, цифровую управляемую проводимость, счетчик, генератор, элемент

И, конденсатор и аналоговые ключи, причем два ключа вклточены последовательно и соединяют вход опорного напряже- . ния и сигнальный вход интегратора, первый вход цифровой управляемой проводимости подключен к инвертируюшему вхо- ду операционного усилителя, кондейсатор включен между инвертирутощим входом операционного усилителя и его выходом, который также подсоединен к инвертируюшему входу компаратора, выход генератора соединен с первым входом эле. мента. И, выход которого подключен к суммирующему входу счетчика, а выходы разрядов счетчика соединены с управляющими входами цифровой управляемой проводимости (3 ) .

Н едостатками известного интегратора являются низкая точность, принципиаль-. ная невозможность выставки произвольного коэффициента передачи интегратора (КПИ), наличие в схеме прецизионных, элементов для обеспечения высокой точности КПИ н узкий диапазон изменения корректируемого КПИ.

Целью изобретения является повыше» ние точности интегрирования, расширение диапазона изменения коэффициента пере дачи интегратора.

Указанная цель достигается тем, что в интегратор, содержащий интегрирующий усилитель, параллельно интегрирующему конденсатору которого включен первый ключ, компаратор, первый вход которого подключен к выходу интегрирующего усилителя, второй вход - к входу опорного напряжения интегратора, а выход - к первому входу блока управления, второй и третий ключи, включеттньте последовательно между сигнальным входом и входом опорного напряжения интегратора, реверсивный счетчик, суммирующий вход которого через первый элемент И соединен с выходом генератора импульсов, а выходы разрядов подключены к управляющему входу цифровой управляемой -проводимости, первый вывод которой связан с входом интегрирующего усилителя, причем управляющие входы первого, второго и третьего ключей и второй вход первого

4 элемента И подключены соответственно к первому, второму, третьему и четвертому выходам блока управления, введены дополнительный реверсивньтй счетчик и три элемента И, первые входы которых подключены к выходу генератора импульсов, выходы второго и третьего элементов И соединены с вычитаюшими входами основного и дополнительного реверсивных

27В6 счетчиков, суммирующий. вход дополнительного реверсивного счетчика подключен к выходу четвертого элемента .И, вторые входы второго и четвертого элементов И соединены с пятым выходом блока управпения, шестой выход которого подключен к второму входу третьего элемента И, а седьмой и восьмой - к входам разрешения установки. кода реверсивных счетчиков, входы приема кода которых соединены с управляющим входом интегратора, выход обнуления и выход старшего разряда дополнитепьного реверсивного счетчика подключены соответственно к второму и третьему входам блока управления, а второй вывод цифровой управляемой проводимости соединен с общим вы- водом второго и третьего ключей.

А также тем, что блок управления содержит Ж - триггер, установочный вход которого является первым входом блока управления, а счетный вход подключен к выходу первого одновибратора, соединенному с первыми входами первого, второго и третьего элементов И, вторые вхо35 ды которых соединены соответственно с инверсным и прямым выходами 0 -триггера и инверсным выходом Я5-триггера, прямой выход которого подключен к первому входу первого элемента ИЛИ, сое40 диненному вторым входом с выходом четвертого элемента И, являющимся четвертым выходом блока управления, первые входы четвертого и пятого элементов

И связаны с выходом шестого элемента

И, входами соединенного с прямым вы4S ходом D -триггера и выходом второго одновибратора, вход которого подипочен к выходу второго элемента И, являющемуся вторым выходом блока управления, вторые входы четвертого и пятого элементов И подключены к выходу второго элемента ИЛИ, входы которого являются вторым входом блока управления, а выход через первый инвертор соединен с третьим входом третьего элемента И, выход которого подключен к установочному входу D -триггера, соединенному счетным входом через седьмой элемент

И с входами задания режима работы, 5 0227 один из. которых является седьмым выходом бпока управления, третьи входы четвертого и пятого элементов И соединены соответственно с входом и выходом второго инвертора, первый, второй и третий входы третьего элемента ИЛИ подключены соответственно к прямому выходу 3триггера, выходам шестого и первого элементов И, а его выход через третий одновибратор соединен с входом первого I î одновибратора, причем выходы третьего одновибратора, первого и пятого элементов И, первого и третьего элементов

ИЛИ являются соответственно первым, третьим, пятым, шестым и восьмым вы- 15 ходами блока управления, а вход второго инвертора является третьим входом блока управления.

На фиг. 1 дана функциональная схема предлагаемого интегратора; на фиг. 2 -. щ один из возможных вариантов блока управления.

Интегратор (фиг. 1) содержит интегрирующий усилитель 1, компаратор 2, цифровую управляемую проводимость (ПУП) 3, реверсивные счетчики 4 и 5, генератор 6 импульсов, элементы И 710, интегрирующий конденсатор 11, ключи 12-14 и блок 15 управления. Первый вход ЦУП 3 через ключи 12 и 13 соединен соответственно с сигнальным входом Ug и входом опорного напряжения Оо интегратора, а второй вход подключен к инвертируюшему входу интегрирующего усилителя 1 Конденсатор 35

11 и параллельно включенный ему ключ

14 соединяют инвертирующий вход усилителя 1 и его.выход,.который подключен к инвертирующему входу компаратора 2. Неинвертирующий вход компарато- ра 2 соединен с входом опорного напряжения интегратора. Выход генератора 6

° подключен к первым входам элементов, И 7-10, выходы элементов И 7 и 8 соединены соответственно с вычитающим и суммирующим входами реверсивного счетчика 4, а выходы элементов И 9 и

10 подключены соответственно к вычитающему и суммирующему входам реверсивного счетчика 5. Входы приема кода

50 счетчиков 4 и 5 соединены с управляющим входом интегратора. Выходы раз-. рядов счетчика 4 подключены к управляющим входам цифровой управляемой проводимости 3. Выход компаратора 2, а также выход обнуления и выход старшего

55 разряда счетчика 5 .подключены к входам бпока 15 управления, а выходы блока

15 управления соединены с управляющими

86 6 входами ключей 12-14, входами разрешения установки. кода счетчиков 4 и 5 и вторыми входами элементов И 7-10.

Блок 15 управления (фиг. 2} содержит Э-триггер 16, RSгриггер 17, выходы которых соединены с входами элементов И 18-22 и элемента ИЛИ 23, одновибраторы 24, 25 и 26, элементы

И 27, 28, элементы ИЛИ 29, 30 и инверторы 31, 32. Входы элемента И 28 являются входами задания режима рабоTbI

Интегратор работает в трех режимах: первый — рабочий режим, когда интегратор выполняет интегрирование входного сигнала, второй — изменение КПИ, третий — коррекции КПИ. ,Для пояснения функционирования интегратора рассмотрим второй режим, так как первый выполняется обычным образом, а третий входит как составная часть во второй. цикл работы в режиме изменения КПИ состоит из четырех различных тактов; в первом такте. производится прием кода, задающего значение требуемого КПИ, втое рой такт предназначен для установки ну-. левых начальных условий интегратора, в третьем такте вычисляется разность меж« ду реальным и требуемым КПИ, четвертый такт — коррекция кода, задающего значение КПИ при условии его отличия от требуемого. Далее, если полученная после коррекции погрешность превышает заданную величину, такты 2, 3, 4 повторяются до уменьшения погрешности до требуемой, В третьем режиме работы устройства выполняются такты 2, 3 и 4.

В первом такте на вход разрешения установки кода счетчика 4 подается сигнал, разрешающий запись параллельного кода N, задающего значение требуемого КПИ, на счетчик 4. Выходы счетчика управляют ключами 1 УП 3. Реальный

КПИ, полученный после приема кода N, имеет приведенную погрешность, выраженную формулой ь, +ач

1и где дМ вЂ” погрешность температурного и временного ухода конденсатора обратной связи и входного резистора, а также пс грешность изготовления этих элементов, приведенная к эквивалентному изменению входной проводимости; д, — погрешность, вносимая в ЦУП

Ь (=©"Мц,. ц,, 7 9227 где ФУ„- относительная погрешность

0УП (погрешность изготовления);

Уц — максимальное значение проводимостй ЦУП. . Во втором такте замйкается ключ 14 (остальные разомкнуты) и разряжает конденсатор 11 до нуля. Одновременно код и принимается на счетчик 5 подачей сигнала на вход разрешения установки кода счетчика 5. 0

В третьем такте замыкается ключ 13 (остальные разомкнуты), а на второй вход элемента И 9 подается сигнал, раз решающий прохождение импульсов с генератора 6 на вычитающий вход счетчика 15

5. Интервал времени с момента подачи

I на вход интегратора напряжения 00 до момента сравнения, фиксируемого компаратором 2, равен реальной постоянной времени интегратора. Частота генерато- 20 ра 6 выбирается таким образом, чтобы .к моменту времени, равному требуемой. постоянной времени, "состояние счетчика

5 было нулевым, тогда ко времени появления сигнала сравнения с компарато- 25 ра на счетчик 5 прекращается подача импульсов и на нем фиксируется код, пропорциональный разности реальной и требуемой постоянной времени. Если состояние счетчика 5 нулевое, то коррек- З0 ция закончена, если нет - устройство переходит к четвертому такту работы.

В четвертом такте, в зависимости от знака разности, находящейся в счетчике

5, подаются сигналы на элементы И 7 и 9 или на 8 и 10, разрешающие прохождение импульсов с генератора 6 на суммирукицие или вычитающие входы счетчиков

4 и B„a в момент равенства нулю содержимого счетчика 5 сигналы снимают- 40 ся. Таким образом, в этом такте код разности, пропорциональный погрешности

КПИ, вычитается или складывается с содержимым счетчика 4. Погрешность КПИ после первого такта коррекции определяется из формулы

% ""и>

3. Отсутствие в схеме прецизионных и термостабильных пассивных элементов, что существенно облегчает изготовление устройств в.интегральном исполнении. К примеру, аналоговые ключи, применяемые

S0 в цифроуправпяемых резисторах, могут быть

a) с большим временем коммутации, так как эти ключи переипочаются лишь в

- специапьно отведенные моменты времени в режиме коррекции; б) с большим разбросом сопротивления открытого канала, потому что эта величина входит в погрешность элемен (мччц) o ч„!ц+ ач„> и"ти ч ч ч„),чц (ач+ьч, > б (и(0 4.) 0"(4 " (.,) где д(д (+b,„) - погрешность, вносимая акемой коррекпии при компенсации погре пности КПИ, равной(дУ 1Ь (,, ращц

6(bY д („,)= " (, (lb „).

После ч -го такта коррекции погрешность КПИ выражается следующим образом:

Число тактов коррекции определяется. из выражения где 0 - дискретность изменения проводимости ЦУП.

Число тактов коррекции дпя реальных устройств оказывается равным 2-4.

Из сравнения формул видно, что при равных начальных условиях (в выражениях можно положить Ф ЬФТ) уже на втором такте коррекцйи предлагаемое устройство обеспечивает большую точность КПИ, .чем известное.

Г

Таким образом, предложенное устройство имеет спедующие отличитепьные особенности, обусловливающие эффективность его применения.

1. Возможность работы с иасокой точностью в широком температурном диапазоне, что объясняется способностью схем автоматически сохранять установленный. КПИ вне зависимости от изменения внешних условий и характеристик пассивных элементов устройства.

2, Воэможность автоматической установки коэффидиента передачи интегратора о сигналу, представпенноМу в двоичном коде.

9 9227 тов ОУР, которая может достигать десятков процентов, В связи с этим открывается возможность серийного выпуска грубых, а, следовательно, очень чешевых ЦУР в инте гральном исполнении, предназначенных для работы в устройствах с автоматической цифровой коррекцией.

4. Исключается индивидуальная (ручная) настройка отдельных схем, что 10 обусловлено способностью пепи коррекции компенсировать технологический раз-. брос пассивных элементов в единицы десятки процентов.

5. Устройства на требуют наличия точных источников опорного напряжения.

Формула изобретения

1, Интегратор, содержащий интегрирующий усилитель, параллельно интегрирукиаему конденсатору которого включен первый ключ, компаратор, первый вход которого подключен к выходу интегрирую- 5 щего усилителя, второй вход - к входу опорного напряжения интегратора, а вы- . ход - к первому входу блока управления, второй и третий ключи, включенные последовательно между сигнальным входом и входом опорного напряжения интеграто ра, реверсивный счетчик, суммирующий вход которого через первый элемент И, соединен с выходом генератора импульcos, а выходы разрядов подключены к

35 управляющему входу цифровой управляе- мой проводимости, первый вывод которой связан с входом интегрирующего усилителя, причем,управляющие входы первого, второго и третьего ключей и

40 второй вход первого:элемента И подключены сОответственно к первому, второму, третьему и четвертому выходам блока управления, о т л и ч а ю ш и и » с я тем, что, с целью повышения точ45 ности интегрирования и расширения диапазона изменения коэффициента передачи интегратора, в него введены дополнительный реверсивный счетчик и три элемента

И, первые входы которых подключены к

50 выходу генератора импульсов, выходы второго и третьего элементов И соединены с вычитаюшими входами основного и дополнительного реверсивных счетчиков, суммирующий вход дополнительного реверсивного счетчика подключен к выходу четвертого элемента И, вторые входы второго и четвертого элементов И соединены с пятым выходом блока управления, 86 10 шестой выход которого подключен к вто рому входу третьего элемента И, а седьмой и восьмой - к входам разрешения установки кода реверсивных счетчиков, входы. приема кода которых соединены с управляющим входом интегратора, выход обнуления и выход старшего разряда дополнительного реверсивного счетчика подключены соответственно к второму и третьему входам блока управления, а второй вывод цифровой управляемой проводимости соединен с общим выводом второго и третьего .ключей.

2. Интегратор по и. 1, о т л и ч а юш и и с я тем, что блок управления содержит 1Б -триггер, установочный вход которого является первым входом блока управления, а счетный вход подключен к выходу первого одновибратора, соединен-,ному с первыми входами первого, второго и третьего элементов И, вторые входы которых соединены соответственно с инверсным и прямым выходами Р -триггера и инверсным выходом Ы триггера, прямой выход которо о подключен к первому входу первого элемента ИЛИ, соединенному вторым входом с выходом четвертого элемента И, являющимся четвертым выходом блока управления, первые входы четвертого и пятого элементов И связаны с выходом шестого элемента И, входами соединенного с прямым выходом 9-триггера и выходом второго одновибратора, вход которого подключен к выходу второго элемента И, являющемуся вторым выходом блока управления, вторые входы четвертого и пятого элементов И подключены к выходу второго элемента ИЛИ, входы которого являются вторым входом блока управления, а выход через первый инвертор соединен с третьим входом третьего элемента И, вы-! ход которого подключен к установочному входу 2 -триггера, соединенному счетным входом через седьмой элемент И с входами задания режима работы, один из которых является седьмым выходом блока управления,, третьи. входы четвертого и пятого элементов И соединены соотО ветственно с входом и вЫходом второго инвертора, первый, второй и третий входы третьего элемента ИЛИ подключены соответственно к прямому выходу D -триг гера, выходам шестого и первого. элементов И, а его выход через третий одновибратор соединен с входом первого одновибратора, причем выходы третьего одновибратора, первого и пятого элементов И, первого и третьего элементов

11 922786 12

ИЛИ являются соответственно нерпам, тельные машины. Т. 2. М., "Мир, 1968„ третьим, пятым, шестым и восьмым вы- с. 141-142. ходами блока управления, а вход второго 2. Патент США М 3541318, инвертора является третьим входом бло- кл. 235-183, опублик. 1970.

lGR управления. S 33. . АAр тTа мMо нHо в АA. . Б ., Смирнов А. М.

Функциональные кодирующие преобразоИсточники информации,. ватеци на основе развертываюших систем. ПРинитые во внимание пРи экспеРтизе Проблемы создания преобразователей

1. Корн Г., Кори Т. Электронные ана- формы информации, ч. 1, Киев, наукова логовые и аналогово-.цифровые вычисли- 30 думка, 1976, с. 140-144, рис. 2

922786

Фиг.Г

Составитель С. Белан

Редактор О. Положа Техред С.Мигунова Корректор С. Шекмар

Заказ 2584/66 Тираж 732 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5 .

Филиал ППП "Патент", г. Ужгород, ул..Проектная, 4