Устройство для моделирования пейсмекерного нейрона

 

(72) Автор изобретеиия

В. Jl. Кузьменко

Львовский государственный медицинский институт (71).Заявитель (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ

ПЕЙСМЕКЕРНОГО НЕЙРОНА

Изобретение относится к моделированию ритмоводящих функций цент" ральной нервной системы и предназна= чено для применения в системах искусственного интеллекта в качестве устройства задающего и перестраивающего ритмы работы .нейронных се- " тей, в частности, в условиях смены про раммы работ нейронных сетей с достижением flpH этом максимальной синхронизации.

По основному авт ° св, N 881783 известно устройство для моделирования пейсмекерного нейрона, содержащее источник напряжения, выход которого подключен к первым входам

- двух сумматоров и двух управляемых интеграторов, второй и третий выход каждого сумматора и каждого ynpasляемого интегратора соединен с выхо. дом соответствующего преобразователя частоты в напряжение, вход которого подключен к соответатъуацему источнику импульсов, выход первого управляемого интегратора сбединен с первым входом первого блока сравне-, ния, выход которого через преобразователь напряжения в частоту подключен к входу формирователя выходных импульсов, выход которого являет ся выходом устройства, выход первого блока сравнения соединен с управ10 ляющим вхсдом ключа, информационный вход которого соединен с выходом первого сумматора, выход ключа соединен со вторым входом первого блока сравнения, выход которого соединен с четвертым входом первого управляемого интегратора, выход которого через элемент задержки-соединен с четвертым входом второго управляемого интегратора, выход. которого соедиzg нен: с первым входом второго сумматора, выход второго блока. сравнения соединен с пятым входом первого управляемого интегратора. Известное

3 98202 устройство работает в двух режимах.

В автономном режиме, при отсутствии информационных сигналов на входах преобразователей частоты в напряжение, на выходе устройства образуется простая дискретная последовательность сформированных в залпы (пачки) импульсов, характеристика которой, продолжительность пачкы, число импульсов в пачке, интервал между пачками зависит от постоянных величин, как веса входов и входного напряжения, При подаче информационных сигналов на входы устройства фоновая последовательность перестраивается в сложный ритм пачек импульсов xaf рактер которого зависит от пространственно-временной характеристики входных сигналов. Устройство может применяться как для управления ритмом работы нейронных сетей., так и ддя кодивоввния входной информации(1 1

Однако для управления сложным комплексом нейронных сетей и синхронизации их работы необходимо располагать ритмозадающими механизмами сложной периодической последовательности, которая легко бы перестраивалась без больших информационных затрат, т.е, простыми сигналами. В этом устройстве такая перестройка возможна лишь при условиях подачи на входы устройства сигналов, меняющихся в определенной последовательности, что влечет эа собой- информационные и материальные затраты, уменьшить которые возможно эа счет расширения ав" тономного режима работы устройства.

Цель изобретения - повышение точности моделирования ритмозадающих функций центральной нервной системы за счет моделирования сложных периодических последовательностей пейомекерного нейрона в автономном режиме его работы.

Указанная цель достигается тем, .что в устройство дополнительно вве" дены блок запоминания, второй ключ, третий сумматор, второй элемент задержки и комму» ор, сигнальный .выход которого подключен к управляющему входу второго ключа, выход которого соединен с первым входом тре. тьего сумматора, выход которого подключен к информационному входу бла ка запоминания, выход которого сое- И динен с информационным входом коммутатора и через второй элемент задержки - с вторым входом третьего

8 ф сумматора, информационные выходы коммутатора подключены соответственно к дополнительным информационным входам первого и второго сумматоров и первбго и второго управляемых интеграторов, информационный вход второго ключа соединен с выходом ис. точника питания, первый управляющий вход блока запоминания подключен к выходу первого блока сравнения, второй управляющий вход блока запоминания и коммутирующие входы коммутатора соединены с соответствующими управляющими входами устройства.

На фиг. 1 представлена схема устройства, на фиг. 2 - схема блока запоминания, на фиг, 3-13 - работа устройства, на фиг. 14 и 15 - схемы первого и второго интегратора, общие с прототипом, Устройство содержит (фиг. 1) источник 1 напряжения, преобразователи

2 частоты в напряжение, первый 3 и второй 4 сумматоры, первый 5 и второй 6 управляемые интеграторы, первый 7 и второй 8 блоки сравнения, преобразователь 9 напряжения в частоту, формирователь 10 выходных импульсов, первый элемент задержки первый ключ 12, второй ключ 13, третий сумматор t4, блок 15 запоминания напряжения, коммутатор 16 и второй элемент задержки 17, Блок 15 запоминания напряжения (фиг, 2) содержит первый ключ 18 блока, второй ключ 19 блока,, управ ляющий вход первого ключа является первым управляющим входом блока и подключен к выходу блока 7 сравнения, управляющий вход второго ключа является вторым управляющим входом блока запоминания напряжения.

Блок 15 запоминания напряжения содержит также разделительный конденсатор 20, интегрирующий конденсатор

Д1, операционный усилитель 22 и инвертор 23.

Устройство работает в нескольких режимах, В режиме создания простой фоно" вой последовательности дискретных пачек импульсов работа устройства не отличается от работы прототипа.

В этом случае на управляющие входы коммутатора 16 .и информационные вхо. ды преобразователей 2 частоты в напряжение сигналы не поступают. Ключ

13 находится в нормальном, закрытом

5 98202 положении. На первые входы управляемых интеграторов 5 и 6 и сумматоров

3 и 4 поступает напряжение 0 с выхода источника 1, На выходе сумматора 3 создается напряжение ц =ац

Напряжение И поступает через открытый ключ 12 на второй вход блока

7 сравнения. Напряжение U<=bU, создаваемое на выходе сумматора 4, поступает на второй вход блока 8 срав- 1в нения. В управляемом интеграторе 5 происходит интеграция напряжения Ц 0 по времени, При появлении на выходе интегратора 5 напряжения ll, он поступает 15 на четвертый вход управляемого интегратора 6 и включает его в работу. С этого момента начинается интегрирование напряжения 04 в интеграторе 6 по времени, 20

В момент достижения IJ напряжения на выходе управляемого интегратора 5 равенства с напряжением Ц .второго входа блока 7 сравнения на;пряжение; образующееся на выходе бло; д ка 7 сравнения поступает на управляющий вход ключа 12 и закрывает его с тем, чтобы изменения напряжения на выходе сумматора 3- во время генерации пейсмекерного потенциала не ЗЕ влияло на его подачу на вход преобразователя 9 напряжения в частоту, Одновременно напряжение с выхода блока 7 поступает на четвертый вход управляемого интегратора 5 и закрывает доступ напряжения на его вход, при этом напряжение, бывшее в этот момент на выходе интегратора 5, запоминается. Таким образом, на выходе интегратора 5 образуется прямоугольный потенциал, который поступает на вход преобразователя 9 напряжения в частоту. 3атем импульсы с частотой следования, пропорциональной напряжению, поступают на вход формирователя lD выходных импульсов.

При достижении на выходе управляемого интегратора 6 напряжения, равного пороговому, т,е. напряжения на втором входе блока 8 сравнения, на выходе блока 8 сравнения образуется

Ю напряжение, которое поступает на пятый вход интегратора 5 и срывает его работу, В результате на выходе интегратора 5 образуется нулевое напряжение, Нулевое напряжение образуется

М вследствие этого и на выходе блока

7 сравнения, а также на четвертом входе интегратора 6 и выходе блока

8 6

8 сравнения. Вследствие этого и в интеграторе 6 восстанавливается первоначальное положение. Вслед за восстановлением первоначального положения начинается генерация последующего пейсмекерного потенциала. Таким образом, на выходе устройства образуется простая периодическая последовательность сформированных в пачки импульсов, характеристика которой, частота следования импульсов в каждой пачке, продолжительность пачки и интервалы между пачками зависят от напряжения источника 1 и весов входов сумматоров 3 и 4 и ин теграторов 5 и 6. ,На фиг, 3-5 представлены варианты таких простых последовательностей, которые достигаются подачей постоянных сигналов на входы соответствующих преобразователей 2 частоты в напряжение, В автономном режиме генерации сложной периодической последовательности устройство работает следующим образом.

При подаче сигнала на любой коммутирующий вход коммутатора 16 на сигнальном выходе коммутатора образуется напряжение, которое поступает на управляющий вход ключа 13 и открывает его, в результате напряжение с выхода источника 1 поступает на первый вход сумматора 14, с выхода которого напряжение поступает на вход блока 15 запоминания напря" жения через ключ 18, нормальное положение которого - закрытое. Ключ

18 открывается напряжением выхода блока 7 сравнения, т.е. в момент сформирования пейсмекерного потенциала. Время открытия ключа 18 совпадает, таким образом, с временем закрытия доступа напряжения на вхо" ды интегратора 5. Напряжение с выхода блока 15 запоминания через элемент задержки 17 поступает на второй вход сумматора 14, вес которого задается меньше единицы и суммируется с напряжением, поступающим на его первый вход. Таким образом, напряжение на выходе блока 15 растет. В момент срыва работы интегратора 5 и восстановления его первоначального состояния, сопровождающегося.образованием нулевого напряжения на выходе блоков 7 сравнения, ключ 18 блока 15 запоминания переходит в закрытое состояние и

982028

И

30 на выходе блока 15 запоминается напряжение, бывшее там в момент закры" тия ключа 18.

В зависимости от того, на какой коммутирующий вход. коммутатора 16 поступил управляющий сигнал, напряжение выхода блока запоминания поступает на вход одного иэ сумматоров 3 и 4 и интеграторов 5 и 6 уст-ройства. При подаче сигналов на два и более коммутирующих входов коммутатора 16 напряжение поступает соответственно на входы двух и больше сумматоров 3 и 4 и интеграторов 5 и 6 устройства..

В зависимости от того, куда коммутируется напряжение с выхода блока 15, выходная последовательность претерпевает те или иные закономерwe ритмические изменения, .

При прекращении подачи сигналов на управляющие входы коммутатора 16 ключ 13 переходит в закрытое состояние. Так как вес второго входа сумматора 14 меньше единицы, то напряжение wa его выходе и вследствие этого на выходе блока 15 запоминания напряжения уменьшается. Соответ-. ственно изменяется выходная последовательность. Так, при подключении выхода коммутатора на вход управляемого интегратора 5 на выходе устройства генерируется последовательность, представленная на фиг, 6.

Так как пороговое напряжение на втором входе блока 7 остается постоянным, то во время действия управлящего Чигнала на входе коммутатора 16 межпачковые интервалы сокращаются, после прекращения подачи сигнала на вход коммутатора 16 межпачковые интервалы начинают увеличиваться, При переключении выхода блока 15 на вход сумматора 3 наблюдается последовательность, представленная на фиг. 7. В этом случае происходит увеличение частоты импульсов в каждой пачке и увеличение интервалов между пачками, Прекращение подачи сигнала на вход коммутатора приводит к уменьшению частоты следования импульсов и уменьшению межпачковых интервалов, На фиг, 8 представлена последовательность, образующаяся при переключении коммутатора на вход сумматора 4.

В результате такого переключения продолжительность каждой последующей пачки импульсов увеличивается.

На фиг. 9 представлена последовательность, образующаяся в результате переключения коммутатора на вход второго управляемого интегратора 6.

На фиг, 10 представлена последовательность, образующаяся при одновременном переялючении коммутатора на входы интегратора 5 и сумматора 3.

При одновременном переключении коммутатора на входы сумматора 3 и 4 образуется последовательность, представленная на фиг, 11, На фиг, 12 и 13 представлены последовательности, образующиеся при подаче сигналов на второй управляющий вход блока 15 запоминания, На фиг, 12 коммутатор подключен на входы интегратора 5 и сумматора 3. 8 момент подачи сигнала на второй управляющий вход блока 15 происходит замыкание ключа 19 этого .блока, в результате на его выходе образуется нулевое напряжение, после чего снова начинается рост напряжения на выходе блока 15 и последовательность повторяется, Аналогично происходит образование последовательности (фиг. 13) при переключении коммутатора на вход сумматора 4 и подачей сигналов на второй управляющий вход блока

Таким образом, введение дополнительных блоков позволяет использовать предлагаемое устройство для управления работами сложных комплексов нейронных сетей, коммутации их и синхронизации. Устройство в комплексе с другими моделями пейсме" керных нейронов способно создавать сложные ритмы: работы сетей, При этом для создания таких ритмов и их перестройки затрачивается минимум информа тивно емких сигналов, т,е., устройство и сети, содержащие подобные устройства, управляется простыми сигнала» ми, что в значительной степени снижает нагрузку на сети принятия решений, Относительно простые. сигналы, перестраивающие работу устройства, позволяют применить его в системах безэталонного распознавания образа, т.е, в системах, в которых . распознаваемый инвариантный образ

1 ..не имеет в памяти соответствующих эталонов, Устройство также может найти применение в системах управления двигательными функциями роботов,9:8

Формула изобретения и шагающих транспортных средств, . особенно в целях создания стереотипа двигательных операций, В этом случае переход с одного стереотипа операций к другому не требует сложных команд и может быть перестроен простыми сигналами, что приводит к разгрузке емкостей памяти таких систем и уменьщает время, затрачиваемое на перестройку стереотипа.

Устройство для моделирования пейсмекерного нейрона по авт, св. з. 881783, о т л и ч а ю щ е е с я тем, что, с целью повышения точности моделирования, в него дополнительно введены блок запоминания, второй ключ, третий сумматор, stopoff элемент задержки и коммутатор, сигнальный выход которого подключен к управляющему входу второго ключа, выход которого соединен с первым

2028 10 входом третьего сумматора, выход которого подключен к информационному входу блока запоминания, выход кото" рого соединен с инФормационным вхо" дом коммутатора и через второй эле" мент задержки - с вторым входом тре" тьего сумматора, инФормационные выходы. коммутатора подключены соответственно к дополнительным инФормацион-

to ным входам первого и второго сумматоров и первого и второго управля" / емых интеграторов, инФормационный вход второго ключа соединен с выходом источника питания, первый управ» . 1з ляющий вход блока запоминания подключен к выходу первого блока срав нения, второй управляющий. вход блока запоминания и коммутирующие входы коммутатора соединены с соответству" щ ющими управляющими входами устройства, Источники инФормации, принятые во внимание при экспертизе

1, Авторское свидетельство СССР

2з N 881783, кл. G 06 G 7/60, 1980.

f82028

0 ире@ 3 одписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35> Раушская наб., д, 4/5 акаэ 9 1

Филиал 1 П атент, г, жгород, ул. роектная, е

Составитель А.Яицков

Редактор И.Петрова Техред И.Гергель Корректор И. Коста