Устройство для приема кодовых комбинаций постоянного веса

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 08.01. 81 (21) 3234978/18-24

РМ)М Кп 3

G 08 С 19/28.

G 08 С 25/00 с присоединением заявки Нов

Государственный комитет

-СССР ио. делам изо6ретений и открытии (23) Приоритет—

Опубликовано 15,12.82. Бюллетень Но 4б

t$3)УЙК 621 ° .398(088.8) Дата опубликования описания 15. 12 ° 82 с

Ю.П.Зубков, B.È.Êëþ÷êo, С.В.Кузнецов, Ю.И;Николаев и B.Â.Õðoìîâ !

1

1 (72) Авторы изобретения (73) Заявитель (54 ) УСТРОЙСТВО ДЛЯ ПРИЕМА КОДОВЙХ KOMEHHAIIHA

ПОСТОЯННОГО ВЕСА

Изобретение относится к электро-! связи, а именно, к кодопреобразователям, и может быть использовано в системах автоматического управления, системах передачи телеметрической информации, в вычислительной технике,а также в перспективных системах связи, использующих многопозиционные многоуровневые сигналы.

Известны устройства, реализующие способы для переобразования И -разрядного двоичного кода постоянного веса Р в полный с -разрядный двоичный код, и содержащие шифраторы и дешифраторы (1 j, Недостатки этих устройств заключаются в высокой избыточности в кодах постоянного веса.

Наиболее близким к предлагаемому является устройство для перекодирования двоичного кода с постоянным весом в полный двоичный код, содержащее входной т1-разрядный двоичный регистр, селектор старших единиц, преобразователь кода постоянного веса и двоичный код, распределитель единиц, регистр сдвига и -разрядный двоичный регистр f 2j.

Недостатком данного устройства является низкая информативность.

Цель изобретения — повышение информативности устройства.

Поставленная цель достигается

5 тем, что в устройство для приема кодовых комбинаций постоянного веса, содержащее регистр сдвига, входы которого соединены с входами устройства, и преобразователь кода. посто10 янного веса в.полный двоичный код, введены логические блоки, пороговые блоки, элемент ИЛИ, регистр .полного двоичного кода, ключ, выходы вход. ного регистра сдвига соединены непосредственно с первыми входами логических блоков. и через пороговые блоки с вторыми входами соответствующих логических блоков и соответствующими входами преобразователя кода

20 постоянного веса в полный двоичный код, выход которого соединен с первым входом ключа, первый и второй выходы каждого логического блока соединены с третьим и четвертым входами последующего логического блока, выxone последнего логического блока соединены через элемент ИЛИ с вторым входом ключа, выход которого соединен с входом регистра полного двоичного кода, выход которого соединен с выходом устройства.

982054

Кроме того, логический блок содержит кодер, регистр памяти, переключатель и элемент ИЛИ, выход которого соединен с первым входом переключателя., первый выход которого соединен с первым входом регистра памяти, вторые. входы регистра памяти. соединены с выходами кодера, второй выход переключателя и выход регистра памяти соединены с выходами логического блока, вход кодера, второй вход переключателя, входы элемента

ИЛИ соединены с соответственно с первым — четвертым входами логического блока.

На фиг.1 изображена блок-схема устройства; на фиг.2 — функциональная схема логического блока) на фиг.3-5 — алгоритмы работы переключателя, кодера логического блока и порогового блока устройства соответственно.

В качестве примера рассматривают устройство, которое принимает девятичную шестнадцатиразрядную комбинацию кода с постоянным весом, равным восьми, и преобразует ее в триц- 25 цатисемиразрядную комбинацию полного двоичного кода.

Устройство содержит входной регистр 1 сдвига (шестнадцатиразрядный), в который вводится подлежащая gp преобразованию исходная кодовая комбинация, логические блоки 2 -2, пороговые блоки 3 -3(б, преобразователь 4 кода постоянного веса в полный двоичный код, ключ 5, элемент ИЛИ 6, 35 регистр 7 полного двоичного кода (триддатисемиразрядный).

Логический блок 2 (фиг.2) содержит элемент ИЛИ 8„ переключатель 9, регистр 10 памяти и кодер 11. 40

Устройство работает следующим образом.

Принятая и подлежащая преобразованию шестнадцатиразрядная (И-16) комбинация исходного девятичного ()у)+ 1) = 9 кода с постоянным весом

Р = 8 параллельным кодом вводится в регистр 1. Далее она, преобразуется в двоичную шестнадцатиразрядную ко- . довую комбинацию с весом Р = 8 с помощью пороговых блоков 3 -3 и пос16 тупает в преобразователь 4 двоичного кода с постоянным весом в полный двоичный код. В этом преобразователе определяется первый j -й единичный разряд в исходной двоичной комбинации постоянного веса, и записывается единичный символ в соответствующий разряд выходного регистра,(на фиг.1 не показан) преобразователя 4. Затем точно также преобраэу- Я) ется следующая по старшинству единица равновесного двоичного кода. Такое преобразование осуществляют до тех пор, пока тринадцатираэрядная ком-. бинация полного двоичного кода, эа- 65 писанная в этом. регистре, не будет однозначно соответствовать Р ненулевым разрядам исходной комбинации двоичного кода постоянного веса.

После этого тринадцатираэрядная комбинация посредством ключа 5 выводится из преобразователя 4 и записывается в регистр 7..Сигналы с выхода пороговых блоков 3 -3 также поступают на вторые входы переключателей

9 в логических блоках 2 -2 б . Если сигнал соответствует символу 0, то трехраэрядный двоичный регистр

10 данного логического блока как бы эакорачивается, т.е. информация из предыдущего логического блока через элемент ИЛИ, 8, переключатель 9 поступает сразу же, минуя трехразрядный регистр 10, на вход элемента ИЛИ 8 следующего логического блока. После такой коммутации в логических блоках восемь регистров

10 с теми ячейками регистра 1, в которых записаны импульсы 0 (таких ячеек восемь), Закорочены по входу B а восеМь оставшихся образуют двадцатичетырехразрядный двоичный регистр, в который записано восемь трехразрядных кодовых комбинаций у поставленных в однозначное соответствие кодерами 11, соответствующим ненулевым символам девятичной комбинации регистра 1. После этого через ключ 5 и элемент ИЛИ 6 выводится двадцатичетырехраэрядная двоичная комбинация в регистр. В результате в регистре находится тридцатисемиразрядная комбинация полного двоичного кода, соответствующая исходной шестнадцатиразрядной девятичной комбинации с постоянным весом равным

8 ° После установки всех блоков устройства в нулевое состояние цикл работы повторяется.

В предлагаемом устройстве в случае использования .для передачи информации сигналов со структурой шестнадцатиразрядных комбинаций двоичных кодов с постоянным весом 8 при скорости манипуляции Ч„= 600 Вод скорость передачи информации равна:

R„= V,Ð0ä. С„= ЬОО ЕО, С, = 7ВОО (Ь +), Использование же для передачи инФормации сигналов на основе шестнадцатиразрядных девятичных кодов с постоянным весом даетг р, ч„ео, (m .с „} =ьоо(еор,в", еод,с,,) 9. во(е )

Таким образом, использование изобретения позволяет существенно увеличить скорость передачи информации, т.е. более полно испольэовать пропускную способность существующих

982054 d

1 логического блока соединены через элемент ИЛИ с вторым входом ключа, выход которого соединен с входом регистра полного двоичного кода, вы ход которого соединен с выходом

S |устройства..

2. Устройство по и. 1., о т л и ч а ю щ е е с я тем, что,логический .блок содержит кодер, регистр памяти, переключатель и элемент ИЛИ, выход !

О которого соединен с первым входом переключателя, первый выход которого соединен с первым входом регистра памяти, вторые входы регистра памяти соединены с выходами кодера, второй

15 выход перключателя и выход регистра . памяти соединены с выходами логического блока, вход. кодера, второй вход переключателя, входы элемента ИЛИ соединены соответственно с первым о четвертым входами логического блока.

Формула изобретения

1. Устройство для приема кодовых комбинаций постоянного веса, содеру ащее регистр сдвига, входы которого соединены с входами устройства, и преобразователь кода постоянного веса в полный двоичный код, о т л ич а ю щ е е с я тем, что, с целью повышения информативности устройства, в него введены логические блоки, пороговые блоки, элемент ИЛИ, регистр полного двоичного кода, ключ, выхода входного регистра сдвига соединены непосредственно с первыми входами логических блоков и через пороговые блоки с вторыми входами соответствующих логических блоков и соответствующими входами преоб раэователя кода ностоянногр веса в полный двоичный код, выход которого соединен с первым входом ключа, первый и второй выходы каждого логического блока соединены с третьим и четвертым входами последующего логического блока, выходы последнего каналов связи, что существенно повышает информативность устройства.

Источники информации, принятые во внимание при экспертизе

1. Бородин Л.Ф. Введение в теорию помехоустойчивого кодирования. М., "Советское радио", 1968, с. 192.

2. Авторское свидетельство СССР

9 260963, кл. Н 03 К 13/24, 1968 .{прототип) .

982054

Составитель Н.Бочарова

Редактор Е.Лазуренко Техред М.Гергель КорректорИ,Ватрушкина

Заказ 9717/71 Тираж 642 Подписное

ВНИИПИ Государственного коМитета СССР по делам изобретений и открытий

113035, Москва, K-35, Раушская наб., д.4/5

Филиал ППП Патент, г .Ужгород, ул.Проектная,4