Устройство для умножения

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ .К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (ii>991414 (6!) Дополнительное к авт. свид-вуР М g+ з (22) Заявлено 05. 06. 81(21) 3296914/18-24 с присоедийением заявки ¹ G,06 Р 7/49.

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет

Опубликовано 2 3, 0 18 3.бюллетень ¹ 3

)$3) УДК 681 ° 325 (088. 8) Дата опубликования описания 23. 01. 83 (72) Автор. изобретения (73) Заявитель (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ключены к информационным входам перного и третьего коммутаторов, управляющие входы которых соединены соответственно с выходом элемента ИЛИ и с вторым входом множителя устройства, а выходы подключены к входам соответственно регистра множителя и регистра знака множителя, выходы регистра множителя соединены с первыми входами первой и второй групп элементов И, вторые входы которых соединены с выходами соответственно первого и второго регистров множимого, входы которых подключены соответственно к первому и второму входам множимого устройства, выходы групп элементов И подключены к информационным входам второго коммутатора, управляющие входы которого соединены с выходами регистра знака множителя, а Первая и вторая группа выходов соединены с первой группой входов соот. ветственно первого и второго сумматоров результата, вторые группы входов которых подключены к выходам младших разрядов соответственно первого и второго регистров результата, первые входы первой и второй групп входов сумматора в избыточной систе-. ме счисления подключены к выходам

Изобретение относится к вычислительной технике и может быть прИменено в качестве операционного устройства цифровой вычислительной машины.

Известно устройство умножения двоичных чисел, представленных последовательным кодом, содержщаее 2п-разрядный сумматор, (n-1)-разрядные ре- гистры множимого и множителя и элементы И t 1).

Однако в этом устройстве результат получается через п циклов вычис- . .ления, что снижает его быстродействие, Известно устройство для умножения, содержащее регистры множимого и множителя, регистр результата, сумматор результата, сумматор сомножителей, блок анализа разрядов, регистр сдвига элементы И и элементы ИЛИ. в ко- 20 тором производится ввод сомножителей поразрядно, старшими разрядами вперед (2).

Однако в данном устройстве каждый разряд результата получается за три такта работы, т.е. устройство имеет низкое быстродействие.

Наиболее близким по технической сущности к предлагаемому является устройство для умножения, содержащее .регистр сдвига, выходы которого под1

3 i

Г

В.A. Телековец

Таганрогский радиотехнический институт им. В. Д. Калмыкова

991414 вхЬды элемента ИЛИ подключены к входам множителя устройства.

Это устройство производит умножение двух чисел, которые представлены в избыточной системе счисления, при чем результат вычисления выводится последовательным -кодом, начиная со старшего разряда, в процессе вычисления (3 1.

Недостатком устройства является сложность алгоритма умножения, что обуславливает большие аппаратурные затраты и недостаточное быстродействие ввиду задержки на два такта в сумматорах результата.

Целью изобретения является упрощение устройства и повышение его .быстродействия.

Поставленная цель достигается тем, что устройство для умножения, содержащее первый и второй регистры множителя, входы которых подключены соответственно к первой и второй шинам множителя устройства, первый и второй регистры результата, первый и второй сумматоры результата, первые входы которых соединены с выходами 35 младших разрядов соответственно первого и второго регистров результата, входы которых подключены к выходам суммы соответственно первого и второго сумматоров результата, и сумматор 4О в избыточной двоичной системе счисления, первый и второй входы которого подключены к выходам переноса соответственно первого и второго сумматоров результата, третий и четвертый 45 входы сумматора н избыточной двоичной системе счисления подключены к выходам старшего разряда соответственно первого и второго регистров результата, а его выходы являются вы- 50 ходами устройства, содержит первую и вторую группы элементов 2И-2ИЛИ, первые и вторые входы которых подклю рчены соответственно к первой и второй шинам множимого устройства, а выходы подключены к вторым входам соответственно первого и второго сумматоров результата, выход первого регистра множителя подключен к третьему входу первой группы элементов 2И-2ИЛИ и к четвертому входу второй группы элементов 2И-2ИЛИ, третий вход которой соединен с четвертым входом первой группы элементов 2И-2ИЛИ .и под-. ключен к выходу второго регистра мно жителя. 65 переноса соответстненно первого и второго сумматоров результата, выходы разрядон которых соединены с входами соответственно первого и второго реI гистров результата, выходами старше- го разряда результата, подключенными 5 к вторым входам первой и второй группы входов сумматора в избыточной двоичной системе счисления, выходы которого подключены к выходам устройства, На чертеже приведена структурная схема устройства.

Устройство для умножения содержит, первый и второй регистры 1 и 2 мно,жителя, первую и вторую группы элементов 2И-2ИЛИ 3 и, 4, первый и второй сумматоры 5 и 6 результата,первый и второй регистры 7 и 8 результата, сумматор 9 в избыточной двоичной системе счисления.

Шины 10 и 11 множителя устройстна соединены с входами соответственно первого и второго регистров 1 и 2 множителя, шины 12 и 13 множителя устройства .соединены соотнетственно с первыми и третьими входами групп элементов 2И-2ИЛИ 3 и 4, вторые и четвертые входы которых подключены к выходам первого и второго регистров 1 и 2 множителя, выходы первого и второго элементов 2И-2ИЛИ 3 и 4 соединены с вторыми входами соответственно первого и второго сумматоров

5 и 6 результата, первые входы которых подключены к выходам соответственно первого и второго регистров 7 и 8 результата, выходы переноса сумматоров 5 и 6 результата соединены соответственно с первым и третьим входами сумматора 9. в избыточной двоичной системе счисления, второй и:четвертый входы которого подключены к выходам старшего разряда соответственно первого и второго регистЪ ров 7 и 8 результата, выходы младших разрядов которых подключены к выходам соответственно первого и второго сумматоров 5 и 6 результата, а выходы являются выходами 14 и 15 устройства.

Устройство работает следующим образом..

В начальном такте работы регистры 7 и 8 результата сбрасываются в нулевое состояние, а в регистры

1 и 2 множителя с входов 10 и 11 устройства заносятся соответственно положительное и отрицательное значения множителя параллельным двоичным кодом. Значения множимого подаются на входы 12 и 13 устройства последовательным избыточным двоичным кодом, начиная со старшего разряда. Если

i-й разряд множимого равен нулю, то с выходов групп элементов 2И-2dlH

3 и 4 снимается нулевое значение.

Если i-й разряд множимого равен единице, то на вторые входы первого и второго сумматоров 5 и 6 результата н i-м такте работы устройства поступают соответственно положительное и отрицательное значения множителя с выходов соответственно первого и второго регистров 1 и 2 множителя.

На первые входы разрядов сумматоров 5 и 6 результата с второго по и-й с выходов соответственно первого

9-91414 и второго регистров 7 и 8 результата подаются значения (n-1) младших раэ« рядов частичного результата, полученного в (i-1)-м такте работы устройства.

Значения (n+1)-ro разряда полученного i-го результата с выходов переноса сумматоров 5 и б подаются на первый (положительный) и третий (отрицательный) входы сумматора 9, а значения и младших разрядов i-го результата с выходов сумматоров 5и б заносятся в регистры 7 и 8.

Сумматор 9 суммирует два числа в избыточной двоичной системе счисления. Первое число (а ) образуется положительным и отрицательным значением (и+1)-го разряда i-го результата, которые подаются на первый и третий входы сумматора 9 с выходов переноса сумматоров 5 и 6 результата„

Второе число (bÄ ) образуется положительным и отрицательным значениями

n-ro разряда (i-1)-ro результата, которые подаются на второй и четвертый входы сумматора 9 с выходов стар шего п-го разряда регистров 7 и 8.

Результат умножения с выходов сумматора 9 в избыточной двоичной системе счисления поступает на выходы 14 и 15 устройства (положительного и отрицательного значений произведения). Результат умножения выдается .последовательно старшими разрядами вперед.

Таким образом, предлагаемое устройство позволяет производить умноже; ние двух чисел, представленных в избыточной двоичной системе счисления, последовательным методом, старшими разрядами вперед. При этом результат умножения получается на выходах устройства одновременно с вводом разрядов множимого, что дает возможность повысить быстродействие устройства.

Разрядность множимого может быть больше разрядности множителя.

В устройстве отсутствуют регистры множимого, коммутатор и группы элементов И, что обеспечивает выигрыш.в аппаратурных затратах около 303. формул изобретения.устройство для умножения, содержащее первый и второй регистры множителя,- входы которых подключены соот5 ветственно к первой и второй шинам множителя устройства, первый и второй регистры результата, первый и второй сумматоры результата, первые входы которых соединены с выходами младших

f0 разрядов соответственно первого и второго регистров результата, входы которых подключены к выходам суммы соответственно первого и второго сум-. маторов результата, и сумматор в избы-

f5 точной двоичной системе счисления, первый и второй входы которого подключены к выходам переноса соответственно первого и второго сумматоров результата, третий и четвертый. входы

20 сумматора в избыточной двоичной системе счисления подключены к выходам старшего разряда соответственно первого и второго регистров результата, а его выходы являются выходами уст25 ройства, о т л и ч а ю.щ е е с я тем что, с целью упрощения устройства и повышения его быстродействия, оно сддержит первую и вторую группы элементов 2И-2ИЛИ, первые и вторйе вхоЗ0 ды которых подключены соответственно к первой и второй шинам множимого устройства, а выходы подключены к вторым входам соответственно первого и второго сумматоров результата, выход первого регистра множителя подключен к третьему входу первой группы элементов 2И-2ИЛИ,и к четвертому входу второй группы элементов 2И-2ИЛИ третий вход которой соединен с четвертым входом первой группы элемеи40 тов 2И-2ИЛИ и подключен к выходу второго регистра множителя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

45 9 631919, кл. G 06 F 7/52, 1978

2. Авторское свидетельство СССР.

М 603389 кл G 06 F 7/52 1978 °

3. Авторское свидетельство СССР по заявке 9 2814128/18-24, 50 кл. 6 06 F 7/52, 1980 (прототип).

991414

Составитель Н. Захаревич

Редактор Т. Кугрышева ТехредТ.Фанта Корректор А, Цзятко

Заказ 135/67 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4