Запоминающий модуль для постоянной памяти

 

()991510

ОЙИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик фф ,// - а4.%

° -"Ф" (61) Дополнительное к авт. свид-ву(22) Заявлено 04.0 81 (23 ) 329716 3/18-24 (И) М. К,п.з с присоединением заявки М—

G 11 С 17/00

Государственный комнтет

СССР но делам изобретений н открытий (23) ПриоритетОпубликовано 2301.83 Бюллетень Мо 3

Дата опубликования описания 250183

РЗ) УДК 628.327.6 (088.8) 1

Л.A. Коледов, И.Я. Козырь, и О.A. Петросян...

/ (72) Авторы изобретения

Московский институт электронной техники (71) Заявитель (54 } ЗРЛОМИНИСЩИИ МОДУЛЬ ДЛЯ ПОСТОЯННОЙ

ПИ4ЯТИ

Изобретение относитсяк вычислительной технике,вчастности,к микроэлектронным запоминающим устройствам, и может быть использовано в устройствах обработки двоичной информации в качестве памяти подпрограмм, табличных данных, функцйй и преобразователей кодов.

Известен запоминающий модуль для постоянной памяти, содержащий диодный матричный накопитель, резисторы и две дополнительные шины с диодами для варьирования разрядности двоичного слова, выходные диодные сборки, дополнительные диоды для форсированного установления исходного состояния (1).

Недостатком этого запоминающего модуля для постоянной памяти является полное отсутствие в нем расширения адреса, что приводит к излишне большому количеству внешних выводов, — увеличивает количество паяных соединений прн сборке запоминакхдего модуля, снижает его надежность, а также является ограничивающим фактором увеличения степени интеграции запоминающего модуля.

Наиболее близким по технической сущности к изобретению является запоминающий модуль для постоянной памяти, который содержит матричный накопитель с элементами связи на диодах, катоды, которых объединены по столбцам и являются числовычи шинами и входами первой группы запоминакщего модуля, а аноды объединены по строкам и являются разрядными шинами, которые объединены в группы, а группы - в секции, резисторы согласования, одни выводы которых подключены к разрядным шинам каждой группы, а другие выводы соответствующих резисторов каждой группы объединены и являются входами второй группы запоминающего модуля, диоды развязки, аноды которых подключены к разрядным шинам каждой группы, а катоды объединены по группам и подключены к анодах диодов развязки групп, диоды дешифрации, аноды которых подключены к разрядным шинам, а катоды соответствующих диодов дешиф- . рации объединены и являются входами третьей группы запоминающего модуля, диоды форсирования исходного состояния, катоды которых объединены и являются входом запоминающего модуля, е аноды подключены к выходам запорсинающего модуля.

991510

Кроме того, запоминающий модуль содержит диоды для варьирования разрядности двоичного слова, аноды которых подключены к разрядным шинам, а катоды - к шинам варьирования разрядности двоичного слова i2).

Недостатком этого запоминающего модуля является большое число диодов дешифрации, что ведет к усложнению запоминающего модуля, следовательно, снижает надежность era функционирова-10 ния.

Целью изобретения является Уменьшение числа диодов дешифрации, следовательно, повышение надежности запоминающего модуля 15

Поставленная цель достигается тем, что в запоминающем модуле для постоянной памяти, содержащем матричный накопитель с элементами связи на диодах, катоды которых объеди- 2О нены по столбцам и являются числовыми шинами и входами первой группы запоминающего модуля, а аноды объединены по строкам и являются разрядными шинами, которые объединены в груп-25 пы, а группы - в секции, резисторы согласования, одни выводы которых подключены к разрядным шинам каждой группы, а другие выводы соответствующих резисторов каждой группы объединены и являются входами второй группы запоминающего модуля, диоды развязки, аноды которых подключены к разрядным шинам каждой группы, а катоды объединены по группам и подключены к. анодам диодов развязки групп, диоды35 дешифрации, катоды которых объединены с катодами соответствующих диодов других секций и являются входами третьей группы запоминающего модуля, диоды форсирования исходного состоя- 40 ния, катоды которых объединены и являются входом запоминающего модуля, аноды диодов дешифрации и диодов форсирования исходного состояния подключены к анодам диодов развяэ- 45 ки групп, катоды которых в каждой секции объединены и являются выходами запоминающего модуля.

На чертеже приведена электрическая® схема предложенного запоминающего модуля информационной емкостью 1024 (256х4) бит.

Запоминающий модуль .для постоянной памяти содержит матричный накопитель 1, разделенный на и секций, где fll -. разрядность двоичного слова (для случая, приведенного на чертеже, равна 4), с элементами связи на диодах 2, аноды которых подключены к разрядным шинам 3 запоминающего модуля, а катоды — к числовым шинам, которые являются входами 4 первой группы запоминающего модуля, резисторы 5 согласования, диоды 6 ,развязки, аноды которых и одни вы- 65 воды резисторов 5 согласования подключены, к разрядным шинам 3, а другие выводы резисторов согласования — к входам 7 второй группы запоминающего модуля. При этом катоды диодов

8 форсирования исходного состояния подключены к выводу 9 запоминающего модуля. апоминающий модуль содержит также диоды 10 развязки группы, входы третьей группы 11 и диоды дешифратора 12, катоды которых подключены к шинам 11, причем аноды диодов развязки групп 10 подключены к катодам диодов 6 развязки, а катоды их являются выходами 13 запоминающего модуля. Аноды диодов 12 дешифрации и аноды диодов 8 форсирования исходного состояния подключены к анодам соответствующих диодов 10 развяз- . ки группы, катоды которых объединены в каждой секции.

Запоминающий модуль для постоянной памяти работает следующим образом.

На одни из входов 4 первой группы ф ) подается низкий уровень напряжения, на одни из входов 7 второй группы (Y) подается высокий уровень напряжения, а на входы 11 третьей группы (Z) подается комбинация высоких и низких уровней напряжения в зависимости от кода соответствующих раз рядов адреса.

В результате из запоминающего лодуля считывается m разрядное двоич,ное слово, значение разрядов которо го определяется наличием или отсутствием элементов связи на диодах 2 на пересечении выбранных разрядных проводов и выбранного числового провода. После завершения считывания на вход 9 подается низкий уровень напряжения для форсирования процесса разряда паразитных емкостей выбранных разрядных шин.

Предложенный запоминакщий модуль по сравнению с известным содержит значительно меньшее число диодов дешифрации. Так например,для рассмотренного случая, когда емкость модуля равна 1024 (256х4) бита, число диодов дешифрации у известного равно

64 (14х4 ), а у, предложенного устройства 8 (2х4). Это упрощает конструкцию и технологию изготовления запоминающего модуля, в результате чего надежность функционирования запоминающего модуля по сравнению с нзвест ными повышается.

Формула изобретения

Запоминающий модуль для постоянной памяти, содержащий матричный накопитель с элементами связи на диодах, катоды которых объединены

991510 по столбцам и являются числовыми шинами и входами первой группы запоминающего модуля, а аноды объединены по строкам и являются разрядны ми шинами, которые объединены в группы, а группы - в секции, резисторы согласования, одни выводы кото« рых подключены к разрядным шинам. каждой группы, а другие выводы соответствующих резисторов каждой группы объединены и являются входами второй группы запоминающего модуля, диоды развязки, аноды которых подключены к разрядньви шинам каждой группы, а катоды объединены по группам и подключены к анодам диодов развязки групп, диоды дешифрации, катоды которых объединены с катодами соответствующих диодов других секций и являются входами третьей группы запоминающего модуля, диоды форсирования исходного состояния .катоды которых объединены и являются входом запоминающего модуля, отличающийся тем, что, с целью повышения надежности запоминающего модуля, аноды диодов дешифрации и диодов форсирования исходного состояния подключены к анодам диодов развязки групп, катоды которых в каждой секции объединены и являются выходами запоминающего модуля.

Источники информацииi принятые во внимание при зкспертиае

15 1. Патент аале В 3671948, кл.340-174.3, опублик. 1972.

2. Авторское свидетельство СССР в 726586, кл. G 11 С 11/00, 1980 (прототип).