Запоминающее устройство

 

<1ц982093

Союз Советских

Социалистических

Ресттублик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

» (61) Дополнительное к авт. санд-ву (22)Заявлена" 11.05.81 (21) 327,-0 4/)8-24 с присоединением заявки М (23) Приоритет (51)M. Кл.

G 11 C 17/00

Гаеударстмнный квинтет

СССР по делаи нмаретеннй н открытий

Опубликовано 15. 12.82. Бюллетень № тт6 (53) УД К 681 ° 327. .66(088.8)Дата опубликования описания 18. 12 .82

А.И. Савельев, В.И. Косов, А.И. Иванов и Л.ф Софтттрв,„

1 са.;,, а 1; .-,а, у

Московский ордена Трудоеого Красного Знамен Лъ,- .",;. текстильный институт ае она (72) Авторы изобретения (71) Заявитель (Б4) ЗАПОМИНАЮЩКЕ УстРОйСтВО

Изобретение относится к вычислительной технике и предназначено для использования в ЦВИ с повышенными требованиями к информационной надежности.

Известно запоминающее устройство, содержащее накопитель, формирователи адресных и разрядных токов, числовой регистр и усилители считывания со стробированием (! ).

Однако в данном устройстве не предусмотрено плавающее стробирование, учитывающее изменение параметров импульсов считывания из-за изменений внешних условий, значение которых влияет на величину, форму и задержку сигналов чтения "1", а также в нем не предусмотрено отслеживание уровня дискриминации, что определяется изменением вышеуказанных параметров сигналов чтения "1";

Наиболее близким к изобретению является запоминающее устройство, содержащее накопитель, соответствую- щие входы которого подключены к вы- ходам формирователей адресных и разрядных токов, выходы накопителя сое5 динены с одними входами соответствующих предварительных усилителей, выходы которых подключены к одним входам усилителей считывания, выходы которых подключены к соответствующим входам регистра числа, выход которого соединен с первым входом формирователя разрядных токов, и вход формирователя адресных токов подключен к кодовой шине, другие входы подключены соответственно к выходам формирователя строба и формирователя уровня дискриминации (2).

Недостатком этого устройства является то. что в нем не предусмотрено плавающее стробирование, учитывающее изменение токов опроса от различных условий,. и не учтено необхо,димое изменение уровня дискримина98209 ции при изменении параметров считанных сигналов.

Цель изобретения - повышение надежности запоминающего устройства.

Поставленная цель достигается тем, что в запоминающее устройство введены эмиттерный повторитель, дискриминаторы уровня, триггеры, элементы И, два элемента ИЛИ, ключи, балластные элементы, блок задержки и дифферен- 10 цирующий элемент, причем вход дифференцирующего элемента соединен с выходом формирователя. адресных токов, выход дифференцирующего элемента подключен к входу эмиттерного повтори- 15 теля, выход которого соединен с входами дискриминаторов уровня, соответствующие выходы которых соединены с первыми входами соответствующих триггеров, вторые входы которых сое- 2о динены с выходом первого элемента

ИЛИ, выходы триггеров подключены к соответствующим входам элементов

И и ключей, вторые входы элементов

И соединены с соответствующими выхо- 2$ дами элемента задержки, выходы элементов И подключены к входам второго элемента ИЛИ, выход которого подключен к входу формирователя строба и первому входу первого элемента ИЛИ, зо второй вход элемента ИЛИ и вход блока задержки подключены к кодовой шине, одни выходы ключей подключены к кодовой шине, другие - к входу формирователя уровня дискриминации.

На чертеже изображена функциональная схема запоминающего устройства.

Устройство содержит накопитель l, формирователи 2 и $ адресных и разрядных токов, кодовую шину 4, числовой регистр 5, усилители 6 считывания, предварительные усилители 7 считывания, формирователь 8 строба, формирователь 9 уровня дискриминации, ключи 10,балластные элементы 11,триггеры 12,элементы 13 И,элементы 14 и 15

ИЛИ,дифференцирующий элемент lб,эмиттерный повторитель 17,дискриминаторы

18 уровня, блок 19 задержки-.

Устройство работает следующим оЬ- ЗО разом.

В режиме считывания из кодовой шины 4 поступают управляющие сигналы на второй вход второго элемента

ИЛИ 15, на первый вход формировате- 55 лей 2 адресных токов и на вход бло- 1 ка 19 задержки. По этим управляющим импульсам происходит сброс триггеров

3 . 4

12 в положение "0", запуск формирователей 2 адресных токов для выборки соответствующего числа из накопителя

1 и запуск блока 19 задержки, При этом сигналы чтения поступают на первые входы предварительных усилителей 7 считывания и могут иметь разные амплитуды, разную форму и задержку в зависимости от фронта, адресного тока и его амплитуды, которые могут изменяться от одного адреса к другому и от изменения внешних условий считывания. Для того, чтобы учесть зти изменения, т.е, учесть время стробирования и уровень дискриминации с второго выхода формирователей 2 адресных токов, адресные токи поступают на вход дифференцирующего элемента 16, импульс с выхода которого соответствующей амплитуды поступает на эмиттерный повторитель 17 и далее на дискриминаторы 18 уровня. Причем в зависимости от амплитуды этого импульса устанавливаются в " 1" все или некоторые триггеры 12, потенциалы которых подаются на входы элементов 13 И и входы ключей 10, Количество триггеров 12, находящихся в положении " 1", определяет количество балластных элементов 11, подключенных через ключи к формирователю 9 уровня дискриминации, что позволяет устанавливать соответствующий уровень дискриминации сигнала чтения на усилителях 6 считывания, т.е. большой уровень дискриминации при коротком фронте адресного тока и наоборот. Кроме того, выходы с блока 19 задержки подключены так, что его выходы, на которых появляются сигналы раньше, подключены к вторым входам элементов 13

И, которые подключены к триггерам 12, соответственно подключенными к дискриминаторам 18 уровня с разным порогом срабатывания. За счет этого формирователь 8 строба через первый эле,мент 14 ИЛИ рабатывает : раньше при крутом фронте адресного тока и позднее - при его увеличении, что позволяет отслеживать необходимое время подачи импульса строба. При этом за счет того, что с выхода элемента 14

ИЛИ подается сигнал также нв первый вход элемента 15 ИЛИ, происходит сброс триггеров 12 в положение "0", поэтому повторная подача импульса строба на предварительные

5 982 усилители 7 считывания предотвращается.

8 режиме записи предлагаемое запоминающее устройство работает обычным образом. Запись числа происходит в соответствии с числом,,принятым из кодовой шины 4 в числовой регистр 5.

Таким образом, введение а запоминающее устройство дифференцирующего 10 элемента, эмиттерного повторителя, дискриминаторов уровня, триггеров, элементов И, двух элементов ИЛИ, ключей, балластных элементов и блока задержки повышает одни из основных t5 характеристик, т.е. помехозащищенность и информационную надежность.

Формула изобретения

Запоминающее устройство, содержащее накопитель, соответствующие входы которого подключены к выходам формирователей адресных и разрядных 25 токов, выходы накопителя соединены с одними входами соответствующих предварительных усилителей, выходы которых подключены к одним входам усилителей считывания, выходы кото" 30 рых подключены к соответствующим вхо" дам регистра числа, выход которого

:соединен с первым входом формирователя разрядных токов, один из входов числового регистра, второй вход-фор- 3 мироаателя разрядных токов и вход формирователя адресных токов подключены к кодовой шине, другие входы предварительных усилителей и усилителей считывания подключены соответ- щ0 ственно к выходам формирователя строба и формирователя уровня дискримина"

093 6 ции, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности, в него введены эмиттерный повторитель, дискриминаторы уровня, триггеры, элементы И, даа элемента ИЛИ, ключи, балластные элементы, блок задержки и дифференцирующий элемент, причем вход дифференцирующего элемента соединен с выходом формирователя адресных токов, выход дифферанцирующего элемента подключен к входу эмиттерного повторителя, выход которого .соединен с входами дискриминаторов уровня, соответствующие выходы котороых соединены с первыми входами соответствующих триггеров, вторые входы которых соединены с выходом первого элемента ИЛИ, выходы триггеров подключены к соответствую20 щим входам элементов И и ключей, вторые входы элементов И соединены с соответствующими выходами элемента . задержки, выходы элементов И подключены к. входам второго элемента

ИЛИ, выход которого подключен к вхо. ду формирователя строба и первому входу первого элемента ИЛИ, второй вход элемента ИЛИ и вход блока за; держки подключены к кодовой шине, одни выходы ключей подключены к кодовой шине, другие - к входу формирователя уровня дискриминации.

Источники информации, принятые во внимание при экспертизе

1. шигин А.Г., Дерюгин А.А. Цифровые вычислительные машины. "Энергия", 1975, с. 72.

2. Гальперин E.È., Гордонов А.Q.

Специальные элементы запоминающих устройств ЭВИ на полупроводниковых приборах. И., "Советское радио", 3973, с. 162 (прототип),