Двухпороговый логический элемент

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ к лвтовскомю свчдитюльствм, Союз Советския

Социалистических

Республик

Ф

«»991610 (61) Дополнительное к авт. свид-ву(22) Заявлено 050381 (21) 3256776/18-21 с присоединением заявки Нов (23) Приоритет—

Опубликовано 230183. Бюллетень йо3

j$4 l hk кп з

Н 03 К 19/00

Государственный комитет

СССР ио делам изобретений и открытий

1331 УДК 621. 374 (088.8 }

Дата опубликования описания 230133 (72) Автор изобретения

В.И. Турченков (7! ) заявитель (54 ) ДВУХПОРОГОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники.

Известен двухпороговый логический элемент, содержащий резистор, конденсатор и суммирующие резисторы, соединяющие входы двухпорогового логического элемента с первой обкладкой конденсатора, входом формирователя передаточной характеристики, который через резистор соединен с общей шиной и второй обкладкой конденсатора, а выход формирователя передаточной характеристики соединен с входом генератора импульсов P1 ).

Недостатком этого элемента явля,ется относительно низкая надежность.

Известен двухпорогОвый логический элемент, содержащий транзистор, резистор и суммирующие резисторы Г2 .

Недостатком известного двухпорогового логического элемента является невозможность обеспечения с помощью этого элемента достаточно высокой достоверности функционирования.

Целью изобретения является повышение достоверности функционирования.

Поставленная цель достигается тем, что в двухпороговый логический элемент, содержащий транзистор, резистор и суммирующие резисторы, введены первый, второй и третий конденсаторы, дополнительный резистор, первый и второй вспомогательные резисторы, первый и второй диоды, стабилитрон, вспомогательный и-р-и транзистор и вспомогательный р-n-p транзистор, эмиттер которого соединен с эмиттером вспомогательного и-р-и транзис- тора, база которого соединена с обшей шиной, которая соединена с катодом первого диода, через первый конденсатор — с коллектором вспомогательного и-р-и транзистора, через второй конденсатор — с выходом двухпорогового логического элемента и анодом второго диода и через резистор — с катодом второго диода, который чЕрез третий конденсатор соединен с эмиттером транзистора, который через дополнительный резистор . сое25 динен с к,лектором вспо ат ьного

fl-p-и транзистора и анодом стабилитрона, который через суммирующие резисторы соединен с входами двухпорогового логического элемента, катод стабилитрона соединен с анодом пер.991610 ного диода и через первый вспомогательный резистор с отрицательным nozEcoì источника питания, который соединен с коллектором транзистора и через второй вспомогательнь!й резистор с базой транзистора, которая соединена с коллектором нс!<омогательноio р-и — р транзистора.

На чертеже показана структурная схема днухпорогового логического элемента.

Двухгороговый логический элемент содержит транзистор 1, резистор 2, суммирующие резисторы 3, первый 4, второй 5 и третий 6 конденсаторы, дополнительный резистор 7, первый 8 и второй 9 нспомогательные резисторы, первый 10 и второй 11 диоды, стаби.— литрон 12, вспомогательный и-р-и транзистор 13 и вспомогательный р-и- р транзистор 14, эмиттер которого соединен с эмиттером нспомогательного и-р-п транзистора 13, база которого соединена с общей шиной 15, которая соединена с катодом первого диода 10, через первый конденсатор

4 — с коллектором вспомогательного и-р-и транзистора 13, через !з.!Орой конденсатор 5 — с выходом 16 днухпорогового логического элемента и анодом нторого диода 11, и чер=-з резистор 2 — с катодом второго диода 11, который через третий конденсатор 6 соедина

1 и через второй вспомогательный резистор 9 с базо I p

Первый диод 10, вспомогательные резисторы 8 и 9, стабилитрон 12 и вспомогательные и-р-п 13 и р-и-р

14 транзисторы образуют спусковый узел 19.

Б <агода<оя исп тех жа эламаliòo:I трал я 1 О и!1H вхО рации ггмг<ульсггыl< ваатся пов.=.шен;:е циО ни р Ов ан и я Il pl l ких сигналов.

45ор."..; ла зобретанил! и<я достозерности <функционирования, в наго введены первый, второй и третий кондайсаторы, дополнт-..тельн< и резистор, первый и второ!! вспомогательные резисторы, первый и второй диоды, стабилитрон, вспомогательный и — р-и транзистор и вспомогательный р-n"p транзистор, эмиттер которого соединен с эмиттером вспомогательного и-р-и транзистора, база которого соединейа с обгдей шиной, которая соединена с катодом первого диода, через первый

4О конденсатор — с коллектором нспомогательного и-р-и транзистора, через второй конденсатор — с выходом двухпорогового логического элемента и анодом второго диода и через резис65 тор — с катодом второго диода, котоДвухпороговый логический элемент работает следующим образом.

Если суммарное значение входного сигнала на входах 17 не превышает величины первого порога срабатывания, на выходе спусконого узла 19 напряжение близко к нулю, а следовательно, напряжение близко к нулю и на эмиттере транзистора 1. Отсутствие на выходе импульсного сигнала при этом принимается за. нулевой логический сигнал. Если сумма входных сигналов достигает первого порога, происходит заряд конденсатора 9 до напряжения отпирания спускового узла 19, по достижении которого происходит переключение спускового узла ". 9, при гем транзис.. op 14 закрывается и наггряжение на базе транзистора 1 увеличивается до величины, близкой к напряжению источника питания, вследствие чего напряжение на эмиттере транзистора . также увеличивает, что вызывает уменьшение напряжение на конденсаторе 4 до тех пор, пока спусковой узел 1<) не вернется в исходное состояние, пссле чего снова начинается заряд конденсатора 4. Таким образом, I;o достижении первого:.opoi начинается генерация прямоугольных импульсов, поступающих на и -:коный детектор 15, ньтполненный на д!.оде 11 и конденсатор 5, обеспечива! на >5ыходе 16 днухпорогового логи а:кого элемента формирование

epIIIIi ч:oro логического сигнала. При увеличении сумг:гы входных сигналов

ДО ВЕЛ<<я!<вы ВТОРОГО П< PCГа r НаПРЯжение на конденсаторе 4 ужа не будет

УМЕНЬ<, а - ЬC;= l c! С < ат Ра ЗР < .5!а <ЕРЕЗ РЕ зистор 7 и генерация импульсов прекращается. вследствие чего на выходе

16 эламента Inpr<;Ipyer<:k. нуле! Ой гтогичаский с! .гнал, о

< rIl5МИРУ!

17

Составитель О. Скворцов

Редактор О. Половка ТехредM.Ãåðãåëü Корректор A. Дэятко й»

Заказ 163/76 Тираж 934 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 рый через третий конденсатор соединен с эмиттером транзистора, который через дополнительный реэистор соединен с коллектором вспомогательного и-р-п транзистора и анодом стабилитрона, который через суммирующие резисторы соединен с входами двухпорогового логического элемента, катод стабилитрона соединен с анодом первого диода и через первый вспомогательный резистор с отрицательным полюсом Ю источника питания, который соединен с коллектором транзистора и через второя вспомогательный резистор с оазой транзистора, которая соединена с коллектором вспомогательного р-я-р транзистора.

Источники информации, принятые во внимание при экспертизе

1. Бочко В.Д. и др. Нейтроноподобный элемент на ИДП интегральных схемах.-Электронная промышленность. 1974

Р 7, с. 35-37.

2. Авторское свидетельство СССР

9 223853у кл. Н 03 К 19/08, 1968 (прототип ).

Двухпороговый логический элемент Двухпороговый логический элемент Двухпороговый логический элемент 

 

Похожие патенты:

Изобретение относится к радиотехнике и может быть использовано в радиоэлектронных устройствах различного назначения, в частности, в усилительных устройствах, импульсных устройствах, автогенераторах

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к области вычислительной техники и интегральной электроники, к интегральным логическим элементам БИС

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод
Наверх