Устройство управляемой задержки импульсов

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<1993457 (61) Дополнительное к авт. сеид-ву(22) Заявлено 0408.81 (21) 3 32411 б/18-21 сприсоединением заявки Ио— (23) Приоритет—

Р М Кд э

Н 03 К 5/13

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 3001,83 Бюллетень Ио 4 (331 УДК б21. 374.

° 5(088.8) Дата опубликования описания 300183 (72) Авторы изобретения

A. И. Урьяс, Б.А. Трапезников и В. А, У (71) Заявитель (54) УСТРОЙСТВО УПРАВЛЯЕМОЙ ЗАДЕРЖКИ ИМПУЛЬСОВ

Изобретение относится к импульс- . ной технике и может быть использовано в измерительной, приемной, передающей технике, в устройствах вычислительной техники для формирования сдвига или задержки °

Известно устройство управляемой задержки импульсов; содержащее гене- ратор счетных импульсов, четыре вен- тл тиля, два реверсивных счетчика, два дешифратора, два триггера и две входные клеммы (11.

Недостатком данного устройства является необходимость предварительной установки перед каждым импульсом требуемой величины задержки. Кроме . того, в устройстве отсутствует возможность управления задержкой цифровым кодом и восстановления импуль- сов при сбоях.

Наиболее близким по технической сущности является цифровой фаэосдвигатель, стоящий из формирователя одиночных импульсов, h -разрядных сдвигающего регистра, буферного ре гистра и дешифратора, а также 3 -триггера и сумматора по модулю два, причем тактовые входы формирователя одиночных импульсов, сдвигающего ре гистра и 9 -триггера соединены вместе и подключены к генератору тактовых импульсов, выходы буферного регистра подключены к входам параллельной записи сдвигающего регистра, выходы которого соединены с входами дешифратора, выход деваифратора подключен к 0 -входу триггера, выход которого подключен к одному из вхо . дов сумматора по модулю два, два других входа которого соединены с двумя выходами сдвигающего регистра, а выход соединен с входом последовательной записи сдвигающего регистра (2 1.

Недостатком известного цифрового фаэосдвигателя является существенно нелинейная и немонотонная. зависимость между управляющим цифровым кодом и величиной сдвига фазы, приводящая к нелинейности зависимости времени задержки от управляющего кода.

Цель изобретения — обеспечение линейности управления задержкой импульсов.

Поставленная цель достигается тем, что в устройство, содержащее фазосдвигатель, состоящий из формирователя одиночных импульсов, н -раз-1

993457 рядных сдвигающего регистра, буферного регистра и дешифратора, а также В -триггера и сумматора по модулю два, в котором тактовые входы формирователя одиночных импульсов, сдвигающего регистра и 0 -триггера 5 соединены вместе и подключены к генератору тактовых импульсов, выходы буферного регистра подключены к входам параллельной записи сдвигающего регистра, выходы которого сое- щ динены с входами дешифратора, выход дешифратора подключен к Д) -входу триггера, выход которого подключен к одному из входов сумматора по модулю два, два других входа которого соеди-15 иены с соответствующими выходами сдвигающего регистра, а выход соединен с входом последовательной записи сдвигающего. регистра, введены кольцевой регистр, состоящий из второго и -разрядного сдвигающего регистра, второго и --разрядного.де-. шифратора, второго сумматора по модулю два и второго I) --триггера а также вентиль, и -разрядлый вычитающий счетчик, элемент ИЛИ-НЕ и

gS -триггер, причем первый вход вентиля соединен с тактовыми входами формирователя одиночных импульсов, первого сдвигающего регистра.и первого D -триггера, второй вход венти- ЗО ля соединен с выходом..Ж триггера, выход вентиля .соединен с тактовыми входами вычитающего счетчика, второго сдвигающего регистра и второго

D -триггера, выходы вычитающего счет-3 .а чика соединены с входами элемента

ИЛИ-НЕ, выход котсрого подключен к

9 --входу Rs-триггера и входу разрешения переписи буферного регистра, выходы второго сдвигающего регистра 4Q соединены с входами второго дешифра-. . тора и с входами параллельной записи буферного регистра, выход второго дешифратора соединен с 0 -входом второго Р-триггера, выход которого под-45 ключен к одному из входов второго сумматора по модулю два, два других входа которогб соединены с двумя выходами второго сдвигающего регистра, а выход соединен с входом последовательной записи второго сдвигающего регистра, выход первого дешифратора подключен к з-входу . фЪ -триг гера и к входам разрешения параллельной записи .вычитающего счетчика и второго сдвигающего регистра.

На чертеже представлена принципиальная электрическая схема предла гаемого устройства. устройство управляемой задержки 60 импульсов содержит фазосдвигатель, состоящий из формирователя 1 одиночных импульсов, буферного регистра

2, сдвигаюцего регистра 3, дешифрато ра 4., D -триггера 5 и сумматора б 65 по модулю два, кольцевой регистр состоящий из сдвигающего регистра ,7, дешифратора 8, 9 -триггера 9 и сумматора 10 по модулю два, а также вентиль 11, вычитаюций счетчик 12, элемент ИЛИ-НЕ 13 и Rs -триггер 14„ причем тактовые входы формирователя

1 одиночных импульсов, сдвигающего регистра 3 и 3» »триггера 5, а также первый вход вентиля 11 соединены вместе, выходы буферного регистра

2 подключены к входам параллельной записи сдвигаюцего регистра 3, выходы которого соединены с входами дешифратора 4, выход дешифратора 4 подключен к О -входу триггера 5, к S -входу триггера 14 и к входам разрешения параллельной записи сдвигающего регистра 7 и вычитающего счетчика 12, выход триггера 5, а также два входа сдвигающего регистра

3 подключены к входам сумматора б, выход которого соединен с входом последовательной записи сдвигающего регистра 3, второй вход вентиля 11 соединен с выходом 95 -триггера 14, выход вентиля 11 соединен с такто- выми входами вычитающего счетчика

12, сдвигающего регистра 7 и D -триг. гера 9, выходы вычитаюцего счетчика

12 соединены с входами элемента

ИЛИ-HE 13, выход которого подключен к входу триггера 14 и входу разрешения переписи буферного регистра 2, выходы сдвигающего регистра 7 сое-. динены с входами дешифратора 8, выход дешифратора соединен с D -входом триггера 9, выход которого, а также два выхода сдвигающего регистра 7 соединены с входами сумматора

10, выход которого соединен с входом последовательной записи сдвигающего регистра 7.

Входной сигнал подается на вход формирователя одиночных импульсов, на входы параллельной записи вычитаюцего счетчика подается код, управляющий задержкой импульсов входного сигнала, выход первого.дешифратора является выходом устройства.

Устройство работает следующкм образом.

Входной сигнал (импульс или видеосигнал) поступает на формирователь

1, импульс с выхода. которого разрешает параллельную запись в сдвигаюций регистр 3 кода, храняющегося вбуферном регистре 2. Таким образом, при поступлении входного сигнала сдвигающий регистр 3 из любого состояния переходят в состояние К, определяемое кодом, храняцимся в буферном регистре 2.

Сдвигающий регистр 3, дешифратор

4, Э -триггер 5 и сумматор б по модулю два образуют замкнутую диск.993457 ной сигнал триггера 14 закроет вентиль 11, после чего поступление тактовых импульсов на.счетчик 12, а такие на регистр 7 и 3 -триггер

9 кольцевого регистра 15: прекратит- ся. Кольцевой регистр 15 останется в состоянии, номер которого равен и . Цифровой код на выходах сдвигаащего регистра 7, соответствующий этому состоянию, импульсом с выхода элемента ИЛИ-НЙ 13 перепишется в буферный регистр 2. Теперь при по"т ступлении очередного входного импульса на вход формирователя 1 <щиночных импульсов в сдвигающий регистр 3 запишется код, соответствующий состоянию с номером К-йбдв, а выходной. импульс устройства на выходе диаифратора 4 появится через (P-йе в) тактов.

Таким образом, устройство сформирует выходной импульс с задержкой на (р-N« ) тактов относительно входного импульса. Зависимость величины задержки Т от управляющего кода является линейной

-,(сд ) где Т - период тактовых импульсов.

Выходной импульс с выхода дешифратора 4 пройзведет запись кода й. в сдвигающий регистр 7, взведет триггер 14 и запишет в счетчик 12 новое или прежнее значение (если оно не изменилось) управляющего кода йсА i ив после чего весь процесс повторяется.

Таким образом, предлагаемое устройство обеспечивает линейное управление задержкой импульсов при сохранении всех функций, присущих прототипу.

При отсутствии одного или нескольких количеств импульсов по входной последовательности устройство обеспечивает восстановление пропущенных импульсов с задержкой, определяемой управляющим кодом. Устройство блокирует последовательность импульсов с периодом повторения меньшим, чем (Р-й ) тактов, или блокирует любой ложный импульс, расположенный к предыдущему ближе, чем на (P-йс*в ) тактов. При отсутствии входной импульсной последовательности устройство формирует импульсную последовательность с периодом P тактов, т.е. производит деление частоты тактовых импульсов на Р.

При выполнении всех этих функций значение Р может быть задано произвольным в пределах от 2 до 2, а значение и е может изменяться от

О до P.

Устройство управляемой задерж ки импульсов, содержащее фазосдвига--

Ретную систему с P состояниями, цик-. лически переходящими иэ одного в другое при поступлении очередного импульса на тактовые входы сдвигающего регистра 3, дешифратора 4 и триггера 5 под "состоянием" понима- 5 ется совокупность и двоичных сигналов на выходе сдвигающего регистра 3). Количество состояний Р всегда меньше или равно 2® и определяется структурой (логикой) дешифратора 4 и 30 номерами разрядов, сдвигающего регистра 3, подключенных к сумматору 6.

Дешифратор 4 дешифрует одно из состояний (обозначим его номер условно через P). Выходной импульс устройства . (импульс с выхода дешифра.тора-4) вырабатывается через Р-К" тактов после поступления входного ,сигнала, что эквивалентно сдвигу или задержке входной импульсной последовательности при Р«К тактов.

Значение К определяется работой остальной части устройства следующим образом.

Импульс с выхода дешифратора 4 производит параллельную запись входного кода и э в вычитающий счетчик

12, кода йо в сдвигающий регистр 7 и взводит триггер 14, открывающий вентиль. 11. Совокупность регистра 7 дешифратора 8, 9 -триггера 9, обраэу30 ющая кольцевой регистр 15, полностью идентичная совокупности регистра 3, дешифратора 4, Э -триггера 5 и сумматора б, следовательно, также имеет

Р возможных состояний, циклически переходящих иэ одного в другое в той же последовательности, что и в основном фазосдвигателе. Поскольку код йд соответствует логике дешнфратора 8 (и, следовательно, дешифра- 40 тора 4), то под действием выходного импульса .кольцевой регистр 15 всегда переходит в состояние, обозначенное нами через Р. Под действием этого же импульса в вычитающий счетчик 12 45 записывается код управления задержкой йс4ь, а сигнал с выхода триггера 14 открывает вентиль .11, который начинает пропускать тактовые импуль-. сы на тактовые входы вычнтающего 50 счетчика 12 и кольцевого регистра 15.

Каждый тактовый импульс, прошедший через вентиль 11, уменьшает на .единицу содержимое счетчика 12 и увеличивает на единицу номер состояния кольцевого регистра 15, начиная с номера 1. Содержимое счетчика 12 уменьшится до нуля после того, как через вентиль 11 пройдет число тактавых импульсов, равное десятичному эквиваленту двоичного управляющего кода йод, йри этом на всех. выходах счетчика 12 окажутся нулевые потенциалы и на выходе элемента ИЛИ-НЕ

Формула изобретения

13 об. разуется высокий потенциал, который опрокинет триггер 14. Выход993457 тель, состоящий из формирователя одиночных импульсов, -разрядных сдвигающего регистра, буферного регистра и дешифратора, а также

D -триггера и сумматора по модулю два, в котором тактовые входы формирователя одиночных импульсов, сдвигающего регистра и Р -триггера соединены вместе и подключены к входной шине тактовых импульсов, выходы буферного регистра подключены к входам параллельной записи сдвигающего регистра, выходы которого соединены с входами дешифратора, выход дешифратора подключен к .3 -входу триггера, выход которого подключен к одному из входов сумматора по модулю два, два других входа которого соединены с соответствующими выходами сдвигающего регистра, а выход соединен с входом последовательной записи сдвигающего регистра, о т л и ч а ю щ е е с я тем, что, с целью обеспечения линейности управления задержкой импульсов, в него введены кольцевой регистр, состоящий из второго и --разрядного сдвигающего регистра, второго ь -разрядного дешифратора, второго сумматора по модулю два, второго, 9 -триггера, а также вентиль, П -разрядный вычитающий счетчик, элемент ИЛИ-HE u к5 -триггер, причем первый вход вентиля соединен с тактовыми входами .формирователя. одиночных импульсов, первого сдвигающего регистра и первого Э -триггера, второй вход вентиля соединен с выходом AS -триггера, выход вентиля соединен с тактовыми входами вычитающего счетчика, второго сдвигающего регистра и второго

Э -триггера, выходы вычитающего счетчика соединены с входами элемента ИЛИ-НЕ, ВЫХОД КОтсрОГО ПОдКЛй-Счен к R -входу RS --триггера и входу

10 разрешения переписи буферного регистра, выходы второго сдвигающего регистра соединены с входами второго дешифратора и с входами параллельной записи буферного регистра, выход

)5 второго дешифратора соединен с D --входом второго D -триггера, выход которого подключен к одному из входов второго сумматора по модулю два, два других входа которого соединены

2О с двумя выходами второго сдвигающе-. го регистра, а выход соединен с вхо.. дом последовательной записи второго подвигающего регистра, выход первого ,цешифратора подключен к 3 -входу

25 кз -триггера и к входам разрешения параллельной записи вычитающего счетчика„и второго сдвигающего регистра.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 573865, кл. Н 03 K 5/153, 1976.

2. Авторское свидетельство СССР по заявке 9 2968827/18-21 кл. Н 03 К 5/13, 1980 °