Устройство для изменения @ -разрядного двоичного числа на единицу

 

О П

Союз Советских

Социалистических республик

ИСАНИЕ

ИЗОБРЕТЕНИЯ

{u> 995089

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. сеид-ву(22) Заявлено 17.0881 (21) 3329767/18-24

)$1) М. Na.з с присоединением заявки М

0 06 F 7/50

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет ($3j УДК 681 . 3 (088.8>

Опубликовано 07.ОЮ3 Бюллетень йо 5

Дата опубликования описания. 070283 (72) Автор . изобретения

А ° А. Чудов (71) Заявитель (54 ) УСТРОЙСТВО ДЛЯ ИЗМЕНЕНИЯ и -РАЭРЯДНОГО

ДВОИЧНОГО ЧИСЛА HA ЕДИНИЦУ

Изобретение относится к вычислительной технике и предназначено дляприбавления или вычитания единицы от входного числа либо для передачи беэ изменения входного числа, заданногО двоичным и-разрядным кодом.

Известно устройство, содержащее элемент НЕ, элементы ИЛИ, соединенные щ последовательно, и элементы равнозйачности, первые входы которых подключены к.входам устройства, вторые входы соединены с-выходами соответствующих элементов ИЛИ, а выходы являются выходами устройства. Устройство позволяет вычитать из двоичного кода постояннОе .число, равное двум (в принципе данное. устройство может быть.использовано и для,вычитания единицы, если исключить младший разряд) (1).

Недостатком известного устройства является низкое быстродействие эа счет последовательного прохождения сигналов через последовательно соеди ненные элементы ИЛИ и ограничительные функциональные воэможности, так как данное устройство не позволяет одно« временно суммировать или вычитать единицу либо передавать входной код на выходы устройства без изменения. ЗО

Наиболее близким по технической сущности к предлагаемому является блок прибавления единицы, который содержит в первом разряде элемент НЕ, а в старших разрядах элементы НЕ и стробирующие транзисторы, кОтОрые в совокупности выполняют функции элемен та ИСКЛВЧИОЩЕЕ ИЛИ. Выходной сигнал младшего разряда формируется инвертированием входного сигнала младшего разряда, а в старших разрядах при единичном младшем разряде осуществляется инвертИрование входных сигналов только до того разряда включительно, в котором впервые встречается логический нуль, а при нулевом младшем разряде входной код старших -разрядов передается на выход без изменения (2)..

Недостатками известного устройства являются ограниченные функциональные возможности, так как данное устр ство не позволяет вычитать единицу иэ входного кода либо передавать входной код без изменения, а также низкое быстродействие.

Однако в ряде случаев нри обработке цифровой информации в процессе разбиения кодовой комбинации на груп» пы и получения контрольного. кода в зависимости от потенциала íà управля .

995089 ющем входе требуется прибавлять или вычитать единицу либо передавать входной код без изменения.

Цель изобретения — расширение области применения за счет возможности вывода входного кода без изменения и уменьшения значения входного кода на единицу, а также повышение быстродействия °

Поставленная цель достигается тем, что устройство для изменения п-разрядного двоичного числа на единицу, содержащее (n-1) элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый вход каждого

i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (i = 1, 2,..., n-1) подключен к (i+1)-му входному разряду двоичного и-разрядного числа, выход каждого i-ro элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к (1+1) -му выходному разряду двоичного и-разрядного числа, устройство также содержит и дополнительных элементов ИСКЛЮ- 2О

ЧАЮЩЕЕ ИЛИ и (n-1) элементов И, причем первый вход первого дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к первому входному разряду двоичного и-разрядного числа, второй вход 25 первого дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к управляющему входу задания режима работы устройства и к первым управляющим входам элементов И, выход первого дополни- 3Q тельного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к первому выходному разряду двоичного и-разрядного числа, первые входы j--х дополнительных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ (j = i+1) подклю- 35 чены к второму управляющему входу задания режима работы устройства, вто рой вход j -го дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к

1-му входному разряду двоичного и-раз4() рядного числа соответственно, выход

-го дополнительного элемента ИСКЛЮ-.

ЧАЮЩЕЕ ИЛИ подключен к i-м информационным входам М элементов И (К =

1р i+1 ° â рп 1р,Мк п-i)р .ВыхоД

i-ro элемента И подключен к второму входу i-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.

Сущность изобретения заключается в том, что за счет введения в известный блок изменения двоичного кода п-го элемента (2) ИСКЛЮЧАЮЩЕЕ- ИЛИ, и-1 элементов И и и-1 дополнительных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ при-нулевом потенциале на управляющем входе осуществляется передача входного кода на выходы блока без изменения, а 55 при единичном потенциале на управляющем входе в зависимости от потенциала на входе переключения реверса блока осуществляется либо прибавление единицы к входному числу за счет ин- я) вертирования значений кода в младших разрядах до того разряда включительно, в катаром впервые встречается логический ноль, либо вычитание единицы от входного числа за счет инверти- 5 рования значений кода в младших разрядах до того разряда включительно, в котором впервые встречается логическая единица. При этом максимальная задержка прохождения сигналов во всех разрядах одинакова и равна времени прохождения сигнала через два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и через один элемент И.

На чертеже представлена принципиальная схема устройства для изменения и-разрядного двоичного числа на единицу.

Устройство содержит управляющий (рход 1, вход 2 переключения реверса, и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3, и-1 элементов И 4, и-1 дополнительных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5. Первые входы каждого j(j = i+1) элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и каждого i(i = n-1) элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 соединены с j oM d . входного числа; вто" рой вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 соединен с первыми входами

1 и-1 элементов И 4 и подключен к управляющему входу 1, а вход 2 переключения реверса соединен с вторыми входами 1 и-1 дополнительных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5. Выход каждого дополнительного элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 5 соединен с i+1 входами i-n-1 элементов И 4, выход каждого i элемента И 4 соединен с вторым входом

К (К = i+1) элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

3, а выход каждого j элемента ИСКЛЮЧЩЩЕЕ ИЛИ 3 является выходом j разряда выходного числа.

Устройство работает следующим образом.

На входы устройства поступает число, заданное празрядным двоичным ко дом а о,..., a При наличии нуле-. вого йотенциала..на управляющем входе.

1 на первых входах, а следовательно, и на выходах элементов И 4 имеет место нулевой потенциал, поэтому Входной код а, a« ..., передается через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 3 на выход блока без изменения.

При наличии единичного потенциала на управляющем входе 1 в зависимости от потенциала на входе 2 переключение реверса осуществляется изменением входного числа на единицу.

Если на входе 2 имеет место нулевой потенциал, то потенциал на выходе кажцого 1 дополнительного элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 5 соответствует по тенциалу на 3 входе устройстВа

При этом, если младший разряд с „ входного числа является нулевым, то на выходе первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 формируется сигнал a а„, а на выходах остальных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3 формируются сигналы а ... а ... an, соответствующие входному коду а ... a-... сн„ . Если младший разряд а1 входного числа являет995089 ся единичным, то элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 3 осуществляют инвертирование входных сигналов от первого разряда aq до того разряда включительно, в котором впервые встречается логический ноль. Остальные разд>яды вход-. ного кода подаются на выход без изменения. Это эквивалентно прибавлению к входному числу логической единицы.

Если на входе 2 имеет место единич-10 ный потенциал, то сигнал на выходе каждого i элемента ИСКЛЮЧИОЩЕЕ ИЛИ 5 соответствует инвертированному сигна лу на входе а> блока. При этОм, если младший разряд а„ входного чис-. 15 ла является единичньм, то на выходе первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 формируется сигнал a =м„, а на:выходах остальных элементов ИСКЛЮЧИОЩЕЕ

ИЛИ 3 формируются сигналы a ... a ... 20 а„, соответствующие входному коду с ... а.... цд . Если младший разряд входного числа является нулевым, то элементы ИСКЛЮЧИОЩЕЕ ИЛИ 3 осуществляют инвертирование входных сигналов 25 от первого разряда до того разряда включительно, в котором впервые встречается логическая единица. Остальные разряды входного кода передаются на выход без изменения. Это эквивалентно 3() вычитанию от входного числа а,,a„,..., а логической единицы.

Таким образом, введение в известный блок изменения двоичного и-разрядного числа на единицу и-го элемен- 35 та ИСКЛЮЧАЮЩЕЕ ИЛИ 3, а также п-1 элементов И 4 и и-1 дополнительных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5 позволяет производить .прибавление или вычитание единицы от входного числа, заданного двоичным кодом, или передавать входное число без изменения и тем самым расширить. область примере ния известного устройства, а также сократить время обработки информации.

Формула изобретения

Устройство для Изменения и-разрядного двоичного числа на единицу, содержащее (n-1) элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ, причем первый вход каждого i"ãî элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (i = 1,2..., и-1) подключен к (i+1)-му входнОму разряду двоичного и-разрядного числа, выход каждого i-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к (i+1)-му выходному разряду двоичного и-разрядного числа, о т л и ч а ю щ е е с.я тем, что, с целью расширения области его применения за счет обеспечения возможности вывода входного кода без изменения и уменьшения значения входного кода на единицу, а также повышения

его быстродействия, устройство содержит и дополнительных элементов HCKJllOЧИОЩЕЕ ИЛИ и (и-1) элементов И, причем первый вход первого дополнительного элемента ИСКЛЮЧИОЩЕЕ ИЛИ подключен к первому входному разряду двоичного и-разрядного числа, второй вход первого дополнительного элемента ИСКЛЮЧИОЩЕЕ ИЛИ подключен к управлякщему входу заданИя режима работы устройства и к первым управляющим входам элементов И, выход первого дополнительного элемента ИСКЛЮЧИОЩЕЕ ИЛИ подключен к первому выходному разряду двоичного и-разрядного числа, первые входы j-х дополнительных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ () = i+1) подключены к второму управляющему входу задания режима работы устройства, второй вход

1-го дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к i-му входному разряду двоичного и-разрядного числа, соответственно, выход g-го дополнительного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к 1-м информационном входам

И элементов И (,К i, 1+1, ..., n-1;

M y. n-i), выход i-ro элемента И под" ключен к второму входу i: ãî элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ.

Ис точ ники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 800991, кл. G 06 F 7/50, 1979.

2. Патент Японии 9 53-7349, кл. G 06 F 7/385, опублик. 1978 (прототип) .

995089 б +nr

Составитель В. Кайданов

ТехредЖ.Кастелевич Корректор.Г.Огар

Редактор А. Ворович

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ б4б/34

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4