Частотно-фазовый детектор

 

ОП И САН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Срветскмк

Сецмалнстнческнк республик (n>995302 (61) Дополнительное к авт. сеид-ву(22) Заявлено 01103i. (21) 3343165/18-21 с присоединением заявки Йо И1М.КВ.

Н 03 К 5/22

ГосударственнмЯ комнтет

СССРпо делам нзобретеннЯ н открмтнЯ (23) Приоритет— вЩ УДК 621. 376 ° 43 (088. 8) Опубликовано 07.0283. бюллетень Йо 5

Дата опубликования описания 07.0233 (72) Автор изобретения

И. -Р. Б. Балтарагис (71) Заявитель (54 ) ЧАСТОТНО-ФАЗОВЫЙ ДЕТЕКТОР

Изобретение относится к электрон- ной технике и предназначено для цепей с частотно-фаэовой синхронизацией, в частности применяемых в синтезаторах частоты.

Известен частотно-4aaomaR детектор, содержащий схему сравнения импульсов, .состоящую из двух D-триггеров, двух.

RS-триггеров, элемента И-НЕ, двух элементов ИЛЙ-HE:è элемента ИЛИ, управляемые источнйк тока и элемент отвода тока, фильтр с управляемой полосой пропускания и вырабатывающий сигналы коррекции " Вниз, или Bsepx, пропорциональные величине 15 необходимой фазовой коррекции, а управляемые источник тока или элемент отвода тока выдают соответствующие импульсы. тока на фильтр, на выходе которого вырабатывается напряжение 20 коррекции для управления подстраиваемым генератором(1).

Недостатком данйого устройства являются сбои в работе, обусловленные возможностью одновременного присутствия управляющих сигналов на входах триггеров.

Известен также частотно-фазовый ,детектор,содержащий; четыре 0-триггера, элемент. И, два элемента ИЛИ, источник тока, элемент отвода тока и интегратор, причем D"âõîäû первого и второго триггеров соединены с источником логической единицы, первые входные клеммы соединены с С-входами первого и третьего D-триггеров, выход первого 0- триггера соединен с входом элемента И, первого 1элемента. ИЛИ.и D-входом третьего П-триггера, выход которого соединен с вторые входом первого элемента ИЛИ, выход которого соединен с входом источни" ка тока, выход которого соединен с входом интегратора и выходом элемента отвода тока, вход которого соединен.с выходом второго элемента ИЛИ, вход которого соединен с выходом четвертого .D-триггера, D-вход которого соединен с вторым входом элемента ИЛИ, вторым входом элемента

И и выходом второго D-триггера, С-вход которого соединен с вторыми входными клеммами устройства и С-входом четвертого D-триггера, а R-вход соединен с R-входом первого D-триггера и выходом элемента M $2)

Недостатком данного устройства является малое быстродействие, обусловленное недостаточной средней скоростью нарастания выходного напряже995302 ння, а следовательно, большое время вхождения в синхронизм колец ФАПЧ, особенно при больших частотных расстройках.

Цель изобретения — увеличение быстродействия частотно-фазового детектора.

Указанная цель достигается за счет того, что в частотно-фазовый де- тектор, содержащий первую и вторую входные клеммы устройства, первый и второй D-триггеры, С-входами подключенные к первым и вторым входным клеммам устройства, а D-входами— к источнику логической единицы, третий и четвертый D-триггеры, С-входами подключенные к первым и вторым входным клеммам устройства, а D-входами — к выходам первого.и второго

D-триггеров, элемент И-НЕ, входы которого подключены к выходам перво о и второго D-триггеров, а выход — к .

R -входам первого и второго D-триггеров, первый элемент ИЛИ-НЕ, входы которого подключены к выходам первого и.третьего D-триггеров, второй элемент ИЛИ-НЕ, входы которого подключе- 25 ны к выходам второго.и четвертого Dтриггеров, источник тока, подключенный к выходу первого элемента ИЛИНЕ, элемент Отвода тока, подключенный к выходу второго элемента ИЛИ-НЕ, и 3Q интегратор, к входу которого подключе ны соединенные между собой выходы источника тока и элемента отвода тока,а к выходу-выходные клеммы устройства, дополнительно введены пятый и шестой 3$

D-триггеры и подключенные к их выходам соответственно второй источник тока и второй элемент отвода тока,выходы которых соединены между собой и подключены к второму входу интеграто- 40 ра причем С-вход пятого D-триггера со единен с С-входом первого D-триггера, а D-вход — с выходом первого элемента °

ИЛИ-НЕ, С-вход шестого D-триггера соединен с С-входом второго D-триггера, а D-вход — с выходом второго элемента ИЛИ-НЕ.

На фиг. 1 приведена структурная электрическая схема частотно-фазового детектора; на фиг. 2 — временные диограммы,. поясняющие работу предлагаемого частотно-фазового .детектора.

Частотно-фазовый детектор содержит, подключенные к.первым и вторым входам

1.и 2 устройства С-входами. первый и второй D-триггеры 3 и 4, третий и четвертый D- триггеры 5 и 6 соответственно, элемент И-HE 7, причем к D-входам первого и второго D- òðèããåðîâ:

3 и 4 подключей источник логической единицы, а выходы первого и второго .60

D-триггеров 3 и 4 подключены к D-входам соответственно третьего и четвеР", того D-триггеров 5 и 6 и к входам эле. мента И-НЕ 7, выход которого подключен к входам первого и второго D-триг 5

repos 3 н 4; первый и второй элементы

ИЛИ-НЕ 8 и 9, причем входы первого элемента ИЛИ-НЕ 8 подключены к выходам первого и третьего D-триггера 3 и 5, а входы второго элемента ИЛИ-НЕ

9"- к выходам второго и четвертого

D-триггеров 4 и 6, подключенный к выходу первого элемента ИЛИ-НЕ 8 первый .источник 10 тока и к выходу втоoro элемента ИЛИ-НЕ 9 — первый элеент ll отвода тока, выходы которых соединены между собой, подключенный к .этой точке .своим первым входом интегратор 12, пятый и шестой D-триггеры 13 и 14 и подключенные к их выходам соответственно второй источник

15 тока и второй элемент 16 для отвода тока, выходы которых соединены между собой и подключены к второму входу интегратора 12, причем С-вход пятого D-триггера 13 соединен с С-входом первого D-триггера, à D-вход— с выходом первого элемента ИЛИ-НЕ 8, С-вход шестого D-триггера 14 соединен с входом второго D-триггера, а

Р-вход — с выходом второго элемента

ИЛИ-НЕ 9, выход интегратора 12 подключен к выходным клеммам устройства.

Устройство работает следующим образом.

Пусть сигналы, действующие на входах устройства, имеют одинаковую частоту но между ними имеется фазовый сдвйг, например, сигнал на первом входе 1:опережает сигнал на втором входе 2. Тогда своим передним фронтом (фиг. 2,I, где стрелками обозначены передние фронты действующих на входах сигналов, — зона Фазовом детектирование при f = Я входной

41 сигнал, действующий на входе 1 устройства записывает логическую на выход первого D-триггера 3, тот же входной сигнал перезаписывает до его прихода Hà D-входе третьего

D-триггера 5 бывший логический 0 на его выход и логическую 1, бывшую на Р-входе пятого D-триггера 13-. „на его выход. Пришедший. позже импульс 2 своим передним фронтом записывает логическую 1 на выход второго D-триггера 4. Две логические 1 на входах элемента И-HE 7 дают логический 0 на его выходе, который устанавливается по R-входам первый н второй Р-.триггеры:3 и 4 в состояние 0 ° На выходах четвертого D- триггера 6 и шестого Р-триггера 14 изменения состояний не пройсходит. Таким образом, на выходе первого D- триггера 3 появляется импульс, длительность которого. равна фазовой разности между сигналами на входах устройства. Импульс проходит через первый -элемент ИЛИ-НЕ 8, где меняет свою полярность. На время своей дли-, тельности импульс включает первый

995302

Формула изобретения источник 10 тока, выходной ток которого меняет выходное напряжение интегратора 12, которое при работе ус-. тройства в замкнутом кольце системы

ФАПЧ управляет частотой подстраиваемого генератора в сторону компенсации.фазового рассогласования между входными сигналами устройства. Аналогично работает устройство, когда сигнал по входу 2 опережает по фазе сигнал по входу 1, только им пульс фазового рассогласования вырабатывается на выходе второго D-триггера 4, проходит через второй элемент

ИЛИ-BE 9, где меняет полярность, включает первый элемент 11 отвода 15 тока, который отводит ток от интегратора 12, выходное напряжение которого

iвследствие этого изменяется в другую сторону.

На выходах пятого и шестого Dтриггера 13 и 14 в этом режиме имеются логические единицы, и как второй йсточник 15 тока, так и второй зле= мент 16 отвода тока остаются закрытыми и не влияют на работу устройства.

Если сигналы, действующие на входах устройства, имеют разные частоты, например, частота сигнала на 30 входе 1 в два или более раза превышает частоту сигнала на входе 2, устройство работает в режиме частотного детектирования (фиг. 2,17 — эона Частотное детектирование при 35

f Tt f) . Тогда первый импульс, действующий на входе 1, записывает логическую 1 на выход первого D-триггера 3, второй импульс перезаписывает логическую 1 с Р-входа третье- 40

ro D-триггера 5 на его выход и логический 0 — с выхода первого элемента ИЛИ-HE 8 на выход пятого 0триггера 13, при этом включаются. первый и второй источникй 10 и 15 тока. Импульс, действующий на входе

2, записывает логическую 1 на . выход второго 0-триггера 4, тогда срабатывает элемент И-НЕ 7 . и по входам возвращает первый и второй

D-триггеры 3 и 4 в состояние логического 0 . Однако логическая 1 на выходе D-триггера 5 и логй". ческий 0 на вйходе первого элемента ИЛИ-НЕ 8 и на выходе пятого

D-триггера 13 остаются Первый и второй источники 10 и 15 тока остаются включенными и обеспечивают непрерывное изменение выходного напряжения интегратора 12, причем с любой необходимой скоростью, так 60 как второй источник 15 тока подбирает= ся из расчета необходимой большой величины тока, обеспечивающей-необ" ходимую скорость заряда конденсатора интегратора 12. 65

Аналогично работает устройство, когда частота сигнала на входе 2 в два или более раза превышает частоту сигнала на входе 1 (фиг. 2 @—

1 I

° g зона Частотное детектирование при Й Ъ.Й ), только сигналы частотного рассогласования вырабатываются йа выходах второго D-триггера 4, четвертого D-триггера б,второго элемента ИЛИ-НЕ 9 и шестого D-триггера

14. Кроме того, включаются первый и второй элементы ll и 16 отвода тока.

При соотношении частот входных сигналов менее двух (фиг.2, lу — зона Частотно-фазовое детектирование при fa+2f) ускоряющее действие пятого и шестого D-триггеров 13 и 14, второго источника 15 тока и второго элемента 16 отвода тока в виде тока усредненного по нескольким периодам входного сигнала плавно уменьшается и при равенстве частот пропадает совсем и тем самым не ухудшает подавления побочных колебаний на выходе подстраиваемого генератора при работе устройства в замкнутом кольце системы ФАПЧ.

Положительный эффект достигается за счет того, что дополнительно введенные элементы увеличивают скорость наростания выходного напряжения устройства при неравенстве частот его входных сигналов без ухудшения фильтрующих свойств.

Частотно-фазовый детектор, содержащий первую и вторую входные клеммы устройства, первый и второй 0-триггеры, С-входами подключенные соответственно к первым и вторым входным клеммам устройства, à D-входами— к источнику логической единицы, третий и четвертый D-триггеры,С-входами подключенные соответственно к первым и вторым входным клеммам устройства, а D-входами — к выходам первого и второго 0-триггеров, элемент И-НЕ, входы которого подключены к выходам первого и второго D-триггеров, а выход — к R-входам первого и второго. 0-триггеров, первый элемент ИЛИНЕ, .входы которого подключены к выходам первого и третьего D-триггеров, второй элемент ИЛИ-НЕ, входы которого подключены к выходам второго и четвертого D-триггеров, источник тока, подключенный к выходу первого элемента ИЛИ-UE, элемент отвода тока, подключенный к выходу второго элемента ИЛИ-НЕ, и интегратор, к входу которого подключены выходы .источника тока и элемента для отвода тока, а к выходу — выходные клеммы устройства, отличающийся тем, 995302 что,с целью увеличения быстродействия устройства,в него дополнительно введены пятый и шестой 0-триггеры и подключенные к их выходам соответственно второй источник тока и второй элемент отвода тока, выходы которых соединены между собой и подключены к второму входу интегратора, причем

С-вход пятого D-триггера соединен с

С-входом первого D-триггера, à D-входс выходом первого элемента ЙЛИ-НЕ„ 10

С-вход шестого D-триггера соединен с С-входом второго D-триггера, а

D-вход — с выходом второго элемента

ИЛИ-НЕ. Источники информации, принятые,. во внимание при экспертиве

1. Патент CQlA В 4156855, кл. Н 03 B.9/04 1979

2. Патент США В 4027262, кл. Н 03 К 5/20, 1977.

995302

Составитель М.Катанова

Редактор С.Юско Техред Т.Маточка Корректор A. Ференц

Закаэ 669/44 Тираж 934 Подписное

ВНИИПИ Государственного комитета СССР > по делам иэобретений и открытий.

11303э, Москва, Ж-35, Раушская наб., д. 4/

Филиал ППП Патент, г, Ужгород, ул. Проектная, 4