Цифровой частотный дискриминатор

 

Союа Соввтскни

Соцналнстннвскни

Рвслублнн

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

< >907793 (6l ) Дополнительное к авт. свид-ву— (22) Заявлено 23.06.80 (21) 2943679/ l 8-21 с лрисоеднненнеи заявки М (23) Приоритет (51)Н. Кл.

Н 03 К 5/22

Ржуазрстееииый кенитет

СССР в лмен изевретеиий н аткрцтиЯ

Олубликовано 23. 02. 82. Б1оллетеиь,йе 7 (53) УДК 62! .374, .38(088.8) Дата опубликования описания 23.02.82. (72) Автори изобретения

Т.И.Кремнева и В.И.Кремнев (7I) Заявитель (54) ЦИФРОВОЙ ЧАСТОТНЫЙ ДИСКРИМИНАТОР

Изобретение относится к импульсной технике, в частности к устройст вам определения величины и знака разности частот независимых во времени импульсных последовательностей, 5 и может быть использовано в частотных системах обрабстки информации и системах автоподстройки частоты.

Известен цифровой частотный дис1О криминатор, содержащий элемент И и триггеры )I).

Однако данное устройство не позволяет проводить обработку частот более двух импульсных последователь15 ностей одновременно.

Наиболее близким по технической сущности к изобретеиию является цифровой частотный дискриминатор, содержащий генератор тактовых импульсов, два блока синхронизации и три триггера (2 j.

Этот цирфовой частотный дискриминатор не позволяет производитьлискриминирование более двух импульсных последовательностей одновременно, в то время как нередко возникает необходимость в сравнении разности и знака двух частот с третьей частотой, например, при фор= мировании частот, изменяющихся относительно опорной частоты в заданном диапазоне . В таких случаях приходится испольэовать два последовательно соединенных дискриминатора, что значительно усложняет устройство, ухудшает его быстродействие и надежность.

Цель изобретения — расширение функциональных возможностей за счет увеличения числа одновременно дискриминируемых частот импульсных последовательностей.

Указанная цель достигается тем, что в цифровой частотный дискриминатор, содержащий генератор тактовых импульсов, два блока синхронизации и три.триггера, причем вы907793 ход генератора тактовых импульсов соединен с С-входами триггеров и тактовыми входами блоков синхронизации, информационные входы которых подключены к входным шинам устройства, при этом прямой выход первого блока синхронизации соединен с первыми (-входами первого и второго триггеров, вторые (-входы которых соединены между собой, а !О третин,(-вход второго триггера под ключен к прямому выходу первого триггера, инверсный выход которого соединен с первым 3-входом третьего триггера, второй (-вход которого под- !З г ключен к первому К-входу первого (григгера, второй К-вход которого соединен с третьим Д -входом третьего триггера и инверсным выходом первого блока синхронизации, дополнитепь- щ ио введены последовательно соединен" ные входная шина, блок синхронизации, элемент И-НЕ и элемент НЕ, выход которого подключен к первому К-входу, а вход — к второму 3 -входу пер« 2З вого триггера, при этом тактовый вход дополнительного блока синхро низации соединен с информационным входом второго блока синхронизации, прямой выход которого подключен к З6 второму входу элемента И-НЕ, На фиг. приведена структурная схема цифрового частотного дискриминатора", на фиг. 2 — временные диаграммы, поясняющие работу предлагаемого дискриминатора.

Устройство содержит входные шины 2 и 3 генератор 4 тактовых импульсов основные 5 и 6 и дополниP

46 тельный 7 блоки синхронизации, элемент 8 H-ÍE, элемент 9 НЕ и триггеры 10, !! и !2.

Устройство работает следующим образом.

43

Импульсы первой последовательности f с шины поступают на инфор( мационный вход блока синхронизации

5. На тактовый вход зиого блока подаются импульсы f< от генератора 4 тактовых импульсов. Ва выходах блока

56 синхронизации 5 формируются импульсы, длительность которых равна периоду тактовых импульсов, а частотачастоте сигнала f Импульсы с прямого выхода имеют единичные уровни, а с инверсного — нулевые. На фиг. 2 цоказаны импульсы f< p снимаемые с прямого выхода блока 5 и привязан4 ные к заднему фронту соответствую(. щих импульсов с . Импульсы f задержаны относительно заднего фронта тактовых импульсов на время, определяемое элементами блока 5, и подаются на первые Д -входы триггеров (10 и 11 ° а импульсы Г,2 с инверсного выхода блока 5 подаются на второй

К-вход и третий 1-вход соответственно триггеров 10 и 12.

Импульсы второй последовательности f> с шины 2 подаются на информационный вход блока 6, на тактовый вход которого подаются импульсы Г

На прямом выходе блока 6 формируются импульсы f, длительность которых так ( же равна периоду тактовых импульсов, а частота " частоте сигнала f, Им( пульсы Г привязаны к заднему фронту соответствующих импульсов f(н подаются на первый вход элемента

8 И-НЕ °

Импульсы второй последовательности f2 подаются также на тактовый вход блока 7, на информационный вход которого подаются импульсы третьей последовательности f> c шины 3.

Блок 7 идентичен блокам 5 и 6. С инверсного выхода этого блока выдаются импульсы нулевого уровня f3, длительность которых равна периоду сигнала а частота - частоте сигнала f>.

Импульсы f (фиг. 2у формируются по

1 заднему фронту импульсов t> и пода ются иа второй вход элемента 8 И-НЕ, который выдает на выходе сигнал нулевого уровня при подаче на его входы сигналов единичного уровня, поэтому каждый импульс нулевого уровня f> запрещает прохождение на выход ! элемента 8 одного импульса единичного уровня последовательности f . С

l. выхода элемента 8 И-НЕ выдаются импульсы нулевого уровня f> длительность которых равна периоду сигнала а частота — разностной частоте импульсных последовательностей f > и

f .(8àäåðæêHP вносимые элементами устройства, на фиг. 2 усновно нв показаны для упрощения изложения принципа ее работы).

Импульсы fp подаются на J -входы триггеров 10 и 22 и на вход элемента 9 НЕ. С выхода элемента 9 НЕ вьда(0TCB HHID едини H L о OBHH fp которые поступают на один из К-входов триггера 10 и на один из J -входов триггера 12. Импульсы fp задержаны

907793

Формула изобретения

Цифровой частотный дискриминатор, содержащий генератор тактовых импульсов, два блока синхронизации и три триггера, причем выход генератора тактовых импульсов соединен с С-входами триггеров и тактовыми входами блоков синхронизации, информационжае входы которых подключены к входным шинам устройства, при этом прямой выход первого блока синхронизации соединен с первыми

Д -входами первого и второго триг,геров, вторые 3 --входы которых соедиотносительно заднего фронта соответствукицих тактовых импульсов на время, определяемое блоками 6 н 7 элементами 8 и 9 устройства, На входах триггеров !! и 12 исключаются совпадающие и чередующиеся импульсы последовательностей Г и fp . На С"входы триггеров 10, 11 и

l2 подаются тактовые импульсы. Совпадающие импульсы f4 u fp не иэменя-! ют состояния триггера 10, так как поступают в противофазе как íà g --..входы, так и на К-входы триггера 10 одновременно. Чередукнциеся импульсы и 1р попеременно изменяют состоя- 15 ние триггера 10 по заднему фронту соответствующих тактовых импульсов, причем если первым поступил импульс

f< то триггер !О устанавливается в

1 единичное состояние, а следующий 20 за ним импульс 1р перебрасывает его

s нулевое состояние. Таким образом, триггер 10 запоминает такой импульс, какой из последовательностей 7g и был последнии. При наличии подряд двух и более импульсов f$ в отсутствие импульсов fp, первый из импуль сов Г1 устанавливает. тпиггео 10 в

t едийичное состояние, в результате чего последующие импульсы единич- о ного уровня f,,поступающие на один

Ф из Д -входов триггера ll могут управлять единичным состоянием последнего. При этом после прихода импульса f$ на 1-вход триггера 1! он лереходит в единичное состояние по заднему фронту первого импульса поступившего на его С-вход во время наличия импульса 1 1, и вновь устанавливается в нулевое состояние 4о по заднему фронту второго тактового импульса. В результате на выходе триггера 11 формируются иьжульсы, длительность которых равна периоду тактовых импульсов. 4э

Аналогично работает триггер 12 при наличии подряд двух и более импульсов fp в отсутствие импульсов

Таким образом, на выходе триггера 11 выдаются импульсы hf+ при а на выходе триггера 12

2. импульсьr ЬФ при f <4>-f . На фиг.2 показан случай, когда 11? f >fg.

Частота выходных импульсов тригЯ геров 11 и 12. рави 6f f<-(f2-f )

ПрИ равенстве частот f4 и Г2-Г импульсы на выходах триггеров 11 и 12 отсутствуют.

Следует отметить, чт для правильной работы блоков синхронизации необходимо, чтобы частота им" пульсов, подаваемая на их тактовые. вкоды была больше частоты импульсов, подаваемых на информационные входы. Импульсные последователь 2 3 He> Hcwf4bf ао вр мени.

Очевидно, блок 7 синхронизации, элемент 8 И-HE элемент 9 НЕ можно включить и таким образом, чтобы в качестве тактового сигнала для блока 7 синхронизации использовался, сигнал „ . В этом случае частота выходных импульсов устройства равна gf (f -fg) "12, импульсы Ьf+ выдаются при fl -f 7f а импульсы при f„ f>

И-НЕ и НЕ и включив их соответствующим образом, можно одновременно использовать в качестве тактового сигнала для блока 7 синхронизации сигнал f а для второго дополнительного блока синхронизации — сигнал f>. На информационюий вход этого блока подается при этом четвертая импульсная последовательность

Тогда с выхода устройства б,— дет выдаваться импульсная последовательность разностной частоты

hf=(f 3) (f Г4-).

Использование изобретения позволит расширить функциональные воэможности цифрового частотного дискриминатора и наиболее простыми средствами обеспечить обработку трех и более частот, что в свою очередь приводит к повышению надежности и быстродействия устройства.

И-НЕ и элемент НБ, выход которого подключен к первому К-входу, а вход - к второму Д-входу первого триггера, прн этом тактовый вход до% щшнительного блока синхронизации

:соединен с информационным входом второго блока синхронизации, прямой в уход которого подключен к второму входу элемента И-НЕ.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

В б210б6, кл, Н 03 б 13/00, 1978.

13 2. Патент CIA Р 3735324, кл. 328-133, 1973.

7 907793 нейы между собой, а третий g ""вход второго триггера подключен к прямому выходу первого триггера, инверсный выход которого соединен с первым Д -входом третьего триггера, второй 3 --вход которого подключен к первому К-входу первого триггера, второй К-вход которого соединен с гретьим 3-входом третьего триггера и инверсным выходом первого блока синхронизации, о т л и ч а юшийся тем, что, с целые расширения функциональных вазмомностей, в нега дополнительно введены последовательно соединенные входная ивгна, блок синхронизации, элемент