Буферное запоминающее устройство

 

Союз Советских

Социалистических

Реслублик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (1i)1003145 (6! ) Доне чнительное к авт. свид-ву (22)Заявлено 12.10.81 (21) 3343824/18-24 с присоединением заявки №вЂ” (23) Приоритет—

Опубликовано 07 ° 03.83.Бюллетень № 9

Дата опубликования описания 07.03.83 (51)М. Кл.

G 11 С 19/00

Государстееяиьп5 комитет (53) УДК681. 3Z7. .6(088.8) во делам иэооретеиий и открытий (72) Авторы изобретения

Н.В.Шаверин и A.À.Êàóðoâ (7l ) Заявитель (4) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к цифровой вычислительной технике и может быть использовано в аппаратуре передачи дискретной информации и в вычислитель. ной технике для сопряжения устройств, .обладающих различным быстродействием.

Известно буферное запоминающее устройство ЗУ ), содержащее регистры данных, вентили записи в регистры и управляющие схемы записи в регистры, выполненные на основе триггеров и элементов совпадения, в которых запись данных в ЗУ и перезапись данных внутри ЗУ осуществляется импульсами, вырабатываемыми тактируемой управляющей схемой 1 3 .

Недостатком этого устройства является необходимость внешнего источника тактовых импульсов, а также сложность схеиного решения иэ-за большого колино чества элементов. Кроме того, в укаэанных устройствах наблюдается иска-, жение считываемой информации при асинхронной работе подключенного к буферному ЗУ.

Наиболее близким по технической сущности к предлагаемому является буферное ЗУ магазинного типа, содержащее ряд кодовых регистров, соединенных между собой последовательно в каждом разряде, шины сигнала записи, сигнала контроля записи числа, сигнала отброса, сигнала стирания записи, сигнала контроля наличия числа и шины для наращивания устройства, причем информационные входы первого регистра подключены к информационным входам, а информационные выходы последнего кодового регистра — к выходам буферного ЗУ. Каждый регистр имеет схему управления выполненную йа элементе

И-НЕ и триггере, единичный вход которого соединен с управляющими входами данного регистра и входом данного элемента И-НЕ, а нулевой вход триггера соединен с выходом того же элемента

1003145 4

И-НЕ. К другим трем входам элемента (И-HE подключены так же единичный вы-., ход.данного триггера, нулевой выход последующего триггера и выход последующего элемента И-НЕ.. Управляющие входы первого регистра подключены к шине записи. Нулевой выход триггера в схеме управления первым регистром подключен к шине контроля записи числа,выход элемента И-НЕ всхеме управления пос.педним регистром подклюцен к шине сигнала контроля наличия числа 2 3 .

Недостатком известного устройства является низкое быстродействие устройства, вызванное запретом поразрядной переписи информации в запоминающем устройстве до окончания сигнала стирания записи.

Цель изобретения - повышение .быст- в

Поставленная цель достигается тем, что в буферное запоминающее устройст-. во, содержащее последовательно соединенные регистры, входы первого из которых являются информационными входами устройства, выходы каждого из. регистров подключены к информационным входам последующего регистра, а выходы последнего регистра являются информационными выходами устройства, последовательно соединенные через элементы. И-НЕ триггеры, первый выход каждого из которых подключен к. первому входу соответствующего элемента И-НЕ, З$ выход каждого из элементов И-НЕ подключен к первому входу последующего триггера, к управляющему входу соответствующего регистра, к первому входу последующего элемента И-НЕ, к второму входу предыдущего триггера и к второму входу предыдущего элемента

И-НЕ, первый выход каждого триггера подключен к третьему входу последующего элемента И-НЕ, второй выход каждого триггера, кроме последнего, подключен к четвертому входу предыдущего

4$ элемента И-НЕ, первый и второй входы и второй выход первого триггера, второй и четвертый входы и выход последнего элемента И-НЕ являются соответствующими управляющими входами и выходами устройства, введены дополнительный триггер и элемент И-ИЛИ-НЕ, первый вход которого подключен к выходу

$$ дополнительного триггера, первый вход дополнительного триггера подключен к второму выходу последнего триггера, родействия устройства.

1 второй вход триггера подключен к второму и третьему входам элемента И-ИЛИНЕ и является соответствующим управляющим входом устройства, четвертый .вход элемента И-ИЛИ-НЕ подключен к выходу последнего элемента И-НЕ, выход элемента И-ИЛИ-HE подключен к второму входу послеДнего триггера и к второму входу предыдущего элемента

И-НЕ.

Быстродействие устройства повышается в результате того, что после считывания информации из буферного запоминающего устройства новая информация переписывается в последний регистр до окончания сигнала стирания записи в нем, а дополнительный триггер с схемой И-ИЛИ-НЕ обеспечивает сохранность информации, заново записанной в последний регистр устройства.

На чертеже изображена функциональная схема предлагаемого буферного ЗУ.

Устройство содержит регистры 1<-1, каждый из которых. выполнен на триггерах 2„ -?„„, триггеры 3 схем управления регистрами, элементы. И-НЕ 4, дополнительный триггер 5, элемент

И"ИЛИ-HE б, .управляющий выход 7 записи числа, управляющий вход 8 записи, информационные входы устройства

91-9, управляющий вход 10. сброса, управляющий вход 11 сигнала стирания записи, управляющие входы 12 „14 для наращивания устройства, управляющий выход 15 сигнала контроля наличия числа, информационные выходы 16 -16, устройства.

Устройство работает следующим образом.

При поступлении сигнала записи на вход 8 записи в первый регистр 1 производится запись информации, одновременно срабатывает триггер 3 схемы управления первого регистра и сигнал с его единичного выхода разблокирует первый элемент И-HE 4. Сигнал, появившийся на выходе первого элемента И-HE

4, разрешает перезапись информации во второй регистр 12, так же происходит срабатывание второго триггера 3, возврат в исходное состояние первого триггера 21 и блокировка второго элемента И-НЕ 4. Сигналы на единичном выходе первого триггера ? и на ну..1 левом выходе второго триггера блокируют первый элемент И-НЕ 4 и сцгнал перезаписи информации во второй регистр 1 заканчивается, при этом раз45 6

5 10031 блокируется второй элемент И-НЕ 4, сигнал на выходе которого разрешает перезапись информации в третий ре гистр 1>. Таким образом, осуществляется последовательный сдвиг информации, поступившей в запоминающее уст. ройство, до регистра, элемент И-НЕ 4 схемы управления которого заблокирован сигналом с нулевого выхода триггера схемы управления следующего регистра. После окончания сигнала перезаписи информации в последний регистр

1д и при наличии сигналов на входах

12 и 13 триггер схемы управления последнего регистра возвращается в ис.ходное состояние сигналом с выхода элемента И-ИЛИ-НЕ 6, на инверсный вход которого поступает сигнал с выхода последнего элемента И-HE 4. -После считывания информации из. последнего кодового регистра подается сигнал на вход 11 .стирания записи, который блокирует второй вентиль и открывает первый вентиль элемента И-ИЛИ-НЕ

6 и поступает на единичный вход допол- нительного триггера 5 схемы сброса, оставляя его в исходном состоянии.

Сигнал с выхода элемента И-ИЛИ-НЕ возвращает триггер последней схемы управления в ис,;одное состояние и блокирует предпоследний элемент И-HE 4, сигнал с нулевого выхода триггера 3 опрокидывает триггер схемы сброса в единичное состояние. блокируя тем самым первый вентиль эле- 3 мента И-ИЛИ-НЕ 6, и подает разрешающий сигнал на первый вход предпоследнсго элемента И-НЕ 4. Сигнал на выходе элемента И-ИЛИ-НЕ 6 заканчивается, разблокируя элемент И-НЕ схемы управ- <0 ления предпоследнего регистра, если триггер предыдущей схемы управления находится в единичном состоянии, т.е. в регистре записано число, нз выходе этого элемента И-НЕ 4 появится сигнал 45 разрешающий перезапись информации в последний регистр и устанавливающий триггер схемы управления последнего регистра в единичное состояние, в противном случае верезапись не произво- 50 дитятя.

При этом оканчивается действие сигнала на нулевом входе триггера 5п (однако триггер остается в предудыщем состоянии) и блокируется по первому входу элемент И-HE 4 схемы управления предпоследнего регистра, что приводит к окончанию сигнала на выходе этого элемента. Таким образом, снимается сигнал перезаписи с управляющих входов последнего регистра, срабатывает триггер схемы управления предпоследнего регистра, на выходе соответствующего элемента И-НЕ 4 вырабатывается сигнал перезаписи в предпоследний регистр и т.д., а схема сброса сохраняет свое состояние до окончания сигнала на входе стирания записи. После окончания сигнала на входе стирания записи триггер схемы сброса переключается в нулевое .состояние и схема сброса возвращается в исходное состояние.

Для увеличения информационной ем;кости буферного ЗУ оно может наращиваться последовательным подключением аналогичного устройства, для чего к входам 12, 13 и 15 и выходам 16„-.16,„ одного ЗУ подключаются соответственно входы 14, 7 и 8 и входы 9 -9„, следующего ЗУ.

При подаче сигнала на вход 10 сброса триггер схемы управления последнего кодового регистра переключается в исходное состояние, разрешая перезапись информации из предыдущего регистра. Так как элемент И-НЕ схемы управления предыдущего регистра при этом не блокируется, осуществляется .последовательный сдвиг информации в последний регистр и стирание всей информации, хранившейся в ЗУ.

Регистры хранения m --разрядных чисел могут быть реализованы на RS-триггерах, а в схеме сброса должен быть Е-триг-, гер. Все триггеры — с инверсным уп.равлением.

Таким образом, предлагаемое буферное ЗУ магазинного типа обеспечивает повышение быстродействия за счет . обеспечения независимости последова" тельного переноса информации в устройстве от регистра к регистру. после считывания от длительности сигнала стирания записи, определяемого быстродействием внешнего устройства. Скорость переноса информации в запоминающем устройстве определяется временем срабатывания логических. элементов, на которых оно реализовано. Кроме того, наличие схемы сброса упрощает последовательное соединение однотипных ЗУ для наращивания объема памяти БЗУ вЂ” имеется одинаковый состав входных и выходных шин для увеличения объема БЗУ, которые необходимо соеди"

7 10031 нить между собой в соответствии с их функциональным назначением.

Формула изобретения

Буферное запоминающее устройство> содержащее последовательно соединенные регистры, входы первого из которых являются информационными входами 10 устройства, выходы каждого из регист-. ров подключены к информационным входам последующего регистра, а выходы последнего регистра являются информационными выходами устройства, последовательно соединенные через элементы И-HE триггеры, первый выход каждого из которых подключен к перво, му входу последующего элемента И-НЕ, выход каждого из элементов И-НЕ под- m ключен к первому входу последующего триггера, к управляющему входу соответствующего регистра, к первому входу последующего элемента И НЕ, к второму входу предыдущего триггера и к второму входу предыдущего элемента

И-НЕ, первый выход каждого триггера подключен к третьему входу последующего элемента И-НЕ, второй выход каждого триггера, кроме последнего 30 подключен к четвертому входу предыду45 щего элемента И-НЕ, первый и второй входы и второй выход первого триггера, второй и четвертый входы и выход последнего элемента И-НЕ являются соответствующими управляющими входами и выходами устройства, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит дополнительный триггер и элемент И-ИЛИ-НЕ, первый вход которого подключен к выходу дополнительного триггера, первый вход дополнительного триггера подключен к второму выходу последнего триггера, второй вход триггера подключен к второму и третьему входам элемента И-ИЛИ-НЕ и является соответствующим управляющим входом устройства, четвертый вход элемента И-ИЛИ-НЕ подключен к выходу последнего элемента И-НЕ, выход элемента И-ИЛИ-НЕ подключен к второму входу последнего триггера и к второму входу предыдущего элемента И-НЕ.

Источники информации, принятые во внимание при экспртизе

1. Авторское свидетельство СССР

N 750565, кл. G 11 С 19/00, 1976.

2. Авторское свидетельство СССР 763970, кл. G 11 С 19/00, 1977 (прототип).

14 7 /

Составитель С.Иустенко

Редактор Ю.Середа Техред М.Коштура Корректор М.Иароши

Заказ 1575/35 Тираж 592 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4