Устройство для умножения

 

ОП ИС АНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик «)1005035 (61) Дополнительное к авт. свид-ву (22) Заявлено 23.07.81 (23) 3321624/18-24 (51) М.Кл з. с присоединением заявки ¹â€”

G F 7/49

Государственный комитет

СССР но аслам изобретений и открытий (23) Приоритет—

Опубликовано 150383. Бюллетень ¹10

Р31УДК 681.325 (088,8) Дата опубликования описания 15 03 83

1 (72) Автор. изобретения телековец

Таганрогский радиотехнический институт им. В.Д. Калмыкова (71) Заявитель (54) УстРойство для Умножения

Изобретение относится к вычисли" тельной технике и может быть применено в арифметическом устройстве цифровой вычислительной машины.

Известно устройство умножения двоичных чисел, представленных последовательным кодом, содержащее 2h— разрядный сумматор, (n-1)-разрядные регистры множимого и множителя и элементы И (1).

Однако в этом устройстве результат получается через п циклов вычислений.

Известно устройство для умножения, содержащее регистры множимого и множителя, регистр результата, сумматор результата, сумматор сомножителей, блок анализа разрядов, регистр сдвига, элементы И и элементы ИЛИ, в котором производится ввод сомножителей поразрядно, старшими разрядами вперед (2 ).

Однако в данном устройстве каждый разряд результата получается за три такта работы, т.е. устройство имеет низкое быстродействие.

Наиболее близким к изобретению по технической сущности является устройство для умнбжения, содержащее регистр сдвига, выходы которого подключены к информационным входам первого коммутатора, управляющий вход которого соединен с входом множителя устройства, а выходы подключены к входам регистра множителя., выходы которого соединены с первыми входами первого и второго блоков элементов И, вторые входы которых соединены с выходами соответственно первого и второго регистров множимого, входы которых подключены соответственно к первому и второму входу множимого устройства, выходы блоков. элементов И подключены к информационным входам второго коммутатора, управляющий вход которого соединен с входом знака множителя устройства, а первая и вторая группы выходов соединены с первыми группами входов соответственно первого и второго сумматоров результата, вторые группы входов которых подключены к выходам младших разрядов соответственно первого и второго регистров результата, первые входы первой и второй групп входов сумматора в избыточной системе счисления подключены.к выходам переноса соответственно первого и второго сумматоров результата, выходы разрядов которых соединены с входами соответственно первого и

1 005035 второго регистров результата, выходами старшего разряда результата подключенных к вторым входам первой и второй групп входов сумматора в избыточной двоичной системе счисления, выходы которого подключены к выходам устройства. Устройство производит умножение двух чисел, одно из которых представлено в избыточной двоичной системе счисления, а другое — двоичным кодом, и имеет 10 (ысокое быстродействие, так как реультат вычисления произведения выводится последовательным кодом, на.чиная со старшего разряда, в процессе вычисления (3 ). 15

Недостатком устройства является сложность алгоритма умножения, что вызывает большие аппаратурные затраты.

Цель изобретения — уменьшение ап- 20 паратурных затрат в устройстве.

Поставленная цель достигается тем, что устройство содержащее регистр множителя, входы которого подключены к шине множителя устройства, 25 первый и второй блоки элементов И, первые входы которых подключены к выходам регистра множителя, первый и второй сумматоры результата, первый и второй регистры результата, gp входы которых соединены с выходами соответственно первого и второго сумматоров результата, первые входы которых подключены к выходам младших разрядов соответственно первого и второго регистров результата, и сумматор в избыточной двоичной системе счисления, первый и второй входы которого подключены к выходам переноса соответственно первого и второго сумматоров результата, а третий и четвертый входы подключены к выходам старшего разряда соответственно первого и второго регистров результата, выходы сумматора в избыточной двоичной системе счисления подключены к выходам произведения устройства, содержит блок анализа знака, первый и второй входы которого соединены соответственно с первым и вторым входами множимого устройства, 50 третий вход подключен к входу знака множителя устройства, а первый и второй. выходы соединены с вторыми входами соответственно первого и второго блоков элементов И, выходы ко- 55 торых подключены к вторым входам соответственно первого и второго сумматоров результата.

На чертеже приведена схема устройства. . 60

Устройство для умножения содержит шину 1 множителя, регистр 2 множителя, первый и второй входы 3 и 4 множимого устройства, блок 5 анализа знака, первый и второй блоки 6 и 7

65 элементов И вход 8 знака множителя, первый и второй сумматоры 9 и 10 результата, первый и второй регистры

11 и 12 результата, сумматор 13 в избыточной двоичной системе счисления и выходы 14 и 15 произведения устройства.

Шина 1 множителя устэойства под-. ключена к входам регистра 2 множителя, входы 3 и 4 множимого устройства подключены к первому и второму входам блока 5 аналиэа знака, выходы регистра 2 множителя подключены к первым входам первого и второго блоков 6 и 7 элементов И,. вторые входы которых соединены соответственно с первым и вторым выходами блока 5 анализа знака, третий вход которого подключен к входу 8 знака множителя устройства. Выходы первоbo и второго блоков 6 к 7 элементов И соединены с вторыми входами соответственно первого и второго сумматоров

9 и 10 результата, первые входы которых подключены к выходам соответственно первого и второго регистров

11 и 12 результата, выходы переноса сумматоров 9 и 10 результата соединены соответственно с первым и вторым входами сумматора 13 в избыточной двоичной системе счисления, третий и четвертый входы которого подключены к выходам старшего разряда соответственно первого и второго регистров 11 и 12 результата, входы которых подключены к выходам соответственно первого и второго сумматоров 9 и 10 результата, а выходы 14 и 15 подключены к выходам произведения устройства.

Устройство работает следующим образом.

В начальном такте работы регистры

11 и 12 результата сбрасываются в нулевое состояние, а в региатр 2 множителя по шине 1 устройства поступает значение множителя параллельным двоичным кодом. Знак множителя с входа 8 устройства подается на третий вход блока 5 анализа знака и остается на входе до окончания цикла умножения. Значения множимого подаются на входы 3 и 4 устройст а последовательным избыточным двоичным кодом, начиная со старшего разряда. На первые входы элементов И блоков 6 и 7 подаются значения и разрядов множителя. Если i-й разряд множимого равен 1 или 1 на первые входы первого или второго сумматоров

9 или 10 результата в i-м такте работы устройства поступает значение множителя. На вторые вхрды элементов И блоков 6 и 7 поступает i-e значение знака произведения, полученное путем перемножения с помощью блока 5 анализа знаков знака множи1005035 теля на знак i-ro разряда множимого.

Блок 5 анализа знака вырабатывает знак произведения согласно уравнению

С» = Я; Sign В ч Я, э» об, " =Я ° S»gn В Ч A. g»gï 8, I где с+, c — положительное и отрицательное i-e значения знака произведения; 10 .AÀ, A - положительное и отрицательное значения i-го разряда множимого;

S»gnB — знак множителя.

Если 1-е значение знака проиэве- 15 дения отрицательно, т.е. перемножа.— ются аргументы с разными знаками, то значение множителя с выходов элементов И блока 7 подается на первые входы разрядов второго сумматора 10 результата, на вторые входы которого подается отрицательное значение и-1 младших разрядов (i-1)-ro результата с выходов регистра 12. При положительном знаке аналогично работают

- блоки 6,9,11.

Сумматор 13 в избыточной двоич,ной системе счисления суммирует два висла в избыточной двоичной сисТеме счисления. Первое число,а „ образуется положительным иотрицательным значения- ми(и+1)-го разряда i-ro результата,которые. подаются на первый н третийвходы сумматора 3 с выходов переноса сумматоРов 9 и 10. Второе число Ь» образуется положительным и отрицательным значениями и-го разряда (i-1)-го результата, которые подаются на второй и четвертый входы сумматора 13 с выходов старшего и-го разряда регистров 11 и 12. 40

Результат умножения с выходов сумматора 13 поступает на выходы 14 и

15 устройства (положительных и отрицательных значений произведения).

Результат умножения выдается после- 45 довательно старшими разрядами вперед в избыточной двоичной системе счисления.

Таким образом, данное устройство позволяет производить умножение двух чисел, одно иэ которых выражено в избыточной двоичной системе счисления, последовательным методом старшими разрядами вперед. При этом результат умножения получается на выходах устройства одновременно с вводом разрядов множимого.

Разрядность множимого может быть больше разрядности множителя.

В устройстве отсутствуют регистры множимого и коммутатор, что упрощает его конструкцию по сравнению с прототипом.

Формула изобретения

Устройство для умножения, содержащее регистр множителя, входи кото-, рого подключены к шине множителя уст ройства, первый и второй, блоки элементов Й, первые входы которых подключены к выходам регистра множитеФ ля, первый и второй сувелаторы результата, первый и второй регистры результата, входы которых соединены с выходами. соответственно первого и второго сумматоров результата, первые входы которых подключены к выходам младших разрядов соответственно первого и второго регистров результата, и сумматор в избыточной двоичной системе счисления, первый и второй входы которого подключены к выходам переноса соответственно первого и второго сумматоров результата, а третий и четвертый входы подключены к выходам старшего разряда соответственно первого и второго регистров результата, выходы сумматора в избыточной двоичной системе счисления подключены к выходам произведения устройства, о т л и ч а ю щ е е с я тем, что, с целью уменьшения аппаратурных затрат в устройстве, оно содержит блоканализа знака, первый и второй вхойы которого соединены соответственно с первым и вторым входами множимого устройства, третий вход соединен с входом знака множителя устройства, а первый н второй выходы соединены .q вторыми входами соответственно йервого и втораго блоков элементов И,,выходи которых подключены к вторым входам соответственно первого и второго сумматоров результата.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 631919, кл. 6 06 F 7/49, 1977.

2. Авторское свидетельство СССР

603989, кл. 6 06 F 7/49, 1977.

3. Авторское свидетельство СССР по заявке Ф 2814123/18-24, кл. G 06 F 7/49, 1980 (прототип).

1005035

Составитель Н. Захаревич

Техред Ж. Кастелевич Корректор Л ° Бокшан

Редактор Л. Алексеенко ф

Заказ 1899/63 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4