Устройство для формирования адресов

 

g»1005053

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Республик (И) Дополнительное к авт. саид-ву(И) М. Кй.а

G 06 F 9/36 (22) Заявлено 291281 (З) 3370103/18-24 с присоединением заявки Нов (23) Приоритет—

Государственный комитет

С СС.Р

Ло делам изобретений и открытнй

1Щ УДК 681. 385 (088. В) Опубликовано 1533383.Бюллетень Но10

Ф

Дата опубликования описания 1503.83

А.Т. Клышбаев

У. :, у..

Ъ

)„,."". 24 ф

Дальневосточный ордена Трудового аснара..Знаиейй

° политехнический институт им. В.В. Ку ва-. (72) Автор изобретения (73) Заявитель (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕСОВ

Изобретение относится к вычислительной технике и может быть использовано при построении устройства, реализукщего ортогональное преобразование, в частности преобразование Фурье, Уолша.

Известен блок формирования адресов для устройства, реализующего быстрое преобразование Фурье, содержащее счетчик,выход которого соединен с-первым входом узла выдачи адресов, выход узла является выходом устройства $1).

Недостатком известного блока яв« ляется то, что он предназначен для последовательной генерации адресов верхнего и нижнего рядов и не позволяет параллельно генерировать адреса, что необходимо при использовании двух блоков памяти для одновременной выборки операндов элементарной операции в алгоритмах быстрого преобразования.

Наиболее близким к изобретению яв-. ляется устройство для формированич адреса, содержащее счетчик, два коммутатора, регистры (2 1.

Недостатком устройства является невозможность распараллеливания фор-. мирования адресов.

Цель изобретения — расширение функциональных воэможностей устрой-. ства за счет осуществления распараллеливания формирования адресов, т.е. осуществление параллельной генерации адресов верхнего и нижнего рядов операндов элементарной операции,"бабочка" в быстрых алгоритмах

)p ортогонального преобразования.

Поставленная цель достигается тем, что в устройство, содержащее счетчик адреса, счетный вход которого является управляющим входом устройства, адресный выход счетчика адреса соединен с первым входом первого коммутатора, первые вход и выход второго коммутатора являются соответственно первым входом данных и выходом данных устройства, введены ге-. нератор "единицы", сдвиговый регистр, сумматор по модулю два, счетчик ша га, причем выход сдвигового регистра соединен с первым входом сумматора по модулю два, адресный выход счетчика адреса соединен с вторым входом сумматора по модулю два и.с выходом верхнего адреса устройства, второй вход первого коммутатора со» единен с выходом счетчика шага, счет30 ный вход которого и вход сдвига сдви1005053 гового регистра соединены с выходом переполнения счетчика адреса, последовательный вход сдвигового ре гистра соединен с выходом генератора

"единицы", выход первого коммутатора соединен с вторым входом второго коммутатора, третий вход и второй выход которо.-о являются вторыми входом данны и выходом данных устройства, выход сумматора по модулю два является выходом нижнего адреса устройства. 10

Сдвиговый регистр используется в качестве генератора функции 2к-1, который подается на один из входов сумматора по модулю два, на второй вход которого подается текущее значение счетчика адреса. Кроме того, так как с выхода счетчика адреса снимаются последовательные адреса, которые могут относиться как к верхнему ряду операндов, так и к нижнему, возникает необходимость управления двумя потоками данных на выходе, например, блоков памяти в устройствах ортогонального преобразования. Для этого в устройство введены два коммутатора и счетчик шага, который правляет адресным входом первого коммутатора, информационный вход которого соединен с адресным входом второго коммутатора и, следовательно, осуществляет перекоммутацию потоков 30 данных. Такйм образом, цель достигается схемой генерации одного из адресов в виде суммы по mode функции 2 -1, где к — номер шага и текук щего значения второго адреса, и до- 35 полнительно схемой управления потоками данных.

На чертеже схематически представлено предлагаемое устройство.

Устройство содержит счетчик 1 40 адреса, счетчик 2 шага, сдвиговый регистр 3, сумматор 4 по модулю два, первый коммутатор 5, второй коммутатор 6, генератор 7 "единицы", выход

8 нижнего адреса, выход 9 верхнего адреса, вход 10 управляющих сигналов, 45 первый вход 11 данных, второй вход

12 данных, первый выход 13 данных, второй выход 14 данных .

Устройство работает следующим об- 50 разом.

Для формирования адреса верхнего ряда используется счетчик 1, который изменяет свое состояние по сигналу на входе 10, этот сигнал является счетным сигналом и появляется при пе-55 реходе на следующую операцию "бабочка". Значение счетчика 1 изменяется линейно и при переполнении вырабатывает сигнал переполнения и переходит в исходное состояние. Сигнал переполне-60 ния счетчика 1 используется для того, чтобы нарастить значение счетчика 2 на "единицу" и осуществить сдвиг ре" гистра 3 на один разряд. При сдвиге регистра 3 на один разряд в освобо- 65 дившийся разряд заносится "единица" по последовательному входу от генератора 7 "единицы", т.е. при переходе на следующий шаг регистр 3 со стороны младших разрядов заполняется "единицами", а его значение на к-м шаге равно 2"-1. При этом адрес нижнего ряда формируется как сумма no mod 2 текущего значения адреса верхнего ряда и значения регистра 3, равного

2 -1. Адрес нижнего ряда снимается к с выхода 8 сумматора 4 по mod 2. Адрес верхнего ряда снимается с выхода

9 счетчика 1.

Для того, чтобы одновременно считыВать оба операнда операции "бабочка", необходимо на текущем mare преобразования результаты операции "бабочка" размещать в памяти так, чтобы на следующем шаге. было возможно параллельное считывание операндов операции "бабочка". С этой целью в устройство включены коммутаторы 5 и 6, причем коммутатор 6 предназначен для управления потоком данных из входа

11 на входы 13 и 14 и из входа 12 на ,входы 14 и 13, при этом направление передачи данных зависит от значения выхода коммутатора. 5, который управляет коммутатором 6. Управление коммутатором 6 зависит от частоты сигна" ла на входе 10 и номера шага. Завискмость имеет вид f/2К-1, где f -частота сигнала на входе 10,. к — номер шага, т.е. выход коммутатора 5 повторяет частоту изменения состояния к разряда счетчика 1.

Положительный эффект от использования предлагаемого изобретения состоит в том, что при построении устройства, реализующего ортогональное преобразование, возможно использовать два блока памяти для параллельного выбора операндов и занесения результатов операции "бабочка", что повышает быстродействие этих устройств.

Формула изобретения

Устройство для формирования адресов, содержащее счетчик адреса, счетный вход которого является управляющим входом устройства, адресный выход счетчика адреса соединен с первым входом коммутатора, первые вход и выход второго коммутатора являются соответственно первыми входом. данных и выходом данных устройства, о т л и— ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей за счет осуществления распараллеливания формирования адресов, в него введены генератор "единицы", сдвиговый регистр, сумматор по модулю два, счетчик шага, причем выход сдвигового регистра соединен с первым входом сумматора по модулю два, адресный

10050 53

Составитель Г. Пономарева

Редактор Л. Алексеенко Техред N.Êîmòóðà Корректор И. Демчик

Заказ 1900/64 Тираж 704

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 выход счетчика адреса соединен с вто,рым входом сумматора по модулю два и с выходом верхнего адреса устройства, второй вход первого коьееутатора соединен с выходом счетчика шага, счетный вход которого и вход сдвига сдвигово-. 5 го регистра соединены с выходом переполнения счетчика адреса, последовательный вход сдвигового регистра соединен с выходом генератора "единицы", выход первого коммутатора соединен с 10 вторым входом второго коммутатора, третий вход и второй выход которого являются вторым вх эдом данных и в исодом данных устройства, выход сумматора по модулю два является выходом нижнего адреса устройства. источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 548863, кл. G 06 F 15/332, 1975.

2. Авторское свидетельство СССР

В 860072, кл. G 06 F 9/36, 1979 (прототип) .