Микропрограммное устройство управления

 

1 .МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее первый счетчик, установочный вход которого подключен к адресному входу устройства , счетный вход первого счетчика соединен с выходом одновибратора, а выход - с входом первого дешифратора , выход которого соединен с адресным входом блока памяти, первая группа выходов которого соединена с входами регистра микрокоманд, i группа (, К - число целых микрокоманд в линейке), выходов которого .соединена с первыми входами элементов И i-ой группы, выходы которых соединены с соответствующими входами элементов ИЛИ группы, выходы которых подключены к операционному выходу устройства, вторые входы элементов И i-ой группы соединены с выходом первого элемента И, с первыми входами элементов И ()-oй группы, выходы которых соединены с .соответствующими входами элементов ИЛИ группы, вторые входы элементов И ()-oй группы и третьи входы элементов И Цk-oй групп соединены соответственно с выходами второго дешифратора. вход которого соединен с выходом второго сметчика, счетный вход которого соединен с выходом первого элемента И, первый вход которого соединен с выходом генератора тактрвых импульсов, а второй вход - с единичным выходом первого триггера, единичный вход которого соединен с выходом первого элемента ИЛИ,- первый вход которого соединен с входом пуска устройства , а второй вход соединен с выходом первого элемента задержки; пересчеТную схему, второй элемент И, второй элемент задержки, отличающийся тем, что, с целью сокращения оборудования, оно дополнительно содержит генератор импульсов (Л сдвига, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с единичным выходом второго триггера, а С. . выход - со счетным входом пересчетной схемы и входом синхронизации узла сдвига, информационные входы которого соединены с второй группой выходов блока памяти, управляющие входы узла ч| сдвига соединены с группой выходов пересчетной схемы, m выходов - с треО тьими входами элементов И (k+l)-oй о группы (т-разрядность микрокоманды), а (т+1)-ый выход - с четвертыми входами элементов И (Я+1)-ой группы, входом второго элемента задержки и первым входом второго элемента ИЛИ, второй вход которого соединен с выходом пересчетной схемы, а выход - с нулевым входом второго триггера, единичный вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с выходом второго элемента задержки, а второй вход - с

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„SV„„1007106 уды С 06 F 9/22 =------, .«.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 33179!3/18-24 (22) 20.07.81 (46) 23.03.83. Бюл. И 11 (72) И.Е,Кондратьев, В.С.Харченко, Г.Н.Тимонькин и С.Н,Ткаченко (53) 681.326(088.8) .(56) 1. Геолецян А.T. Программирование и микропрограммирование. М,, "Статистика", 1979, рис. 15, 2, Авторское свидетельство СССР по заявке У 2961311/18-24, кл. G 06 F 9/22, 1981 (прототип). (54) (57) 1.МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее пер" вый счетчик, установочный вход которого подключен к адресному входу устройства, счетный вход первого счетчи" ка соединен с выходом одновибратора, а выход - с входом первого дешиФратора, выход которого соединен с адресным входом блока памяти, первая группа выходов которого соединена с входами регистра микрокоманд, i группа (1=1(, К - число целых микрокоманд в линейке) : выходов которого .соединена с первыми входами элементов И 1-ой группы, выходы которых соединены с соответствующими входами элементов ИЛИ группы, выходы которых подключены к операционному выходу устройства, вторые входы элементов

И <-ой группы соединены с выходом первого элемента И, с первыми входами элементов И (k+1)-ой группы, выходы которых соединены с .соответствующими входами элементов ИЛИ группы, вторые входы элементов И (k+1)-ой группы и третьи входы элементов И

leak-ой групп соединены соответствен но с выходами второго дешибратора, вход которого соединен с выходом второго счетчика, счетный вход которого соединен с выходом первого элемента И, первый вход которого соединен с выходом генератора тактовых импульсов, а второй вход " с единичным выходом первого. триггера, единичный вход которого соединен с выходом первого элемента ИЛИ, первый вход которого соединен с входом пуска устройства, а второй вход соединен с выходом первого элемента задержки; пересчетную схему, второй элемент И, второй элемент задержки, о т л ич а ю шийся тем, что, с целью сокращения оборудования, оно дополни- Я тельно содержит генератор импульсов сдвига, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с единичным выходом второго триггера, а выход - со счетным входом пересчетнойсхемы и входом синхронизации узла МЙЫ сдвига, информационные входы которого соединены с второй группой выходов блока памяти, управляющие входы узла сдвига соединены с группой выходов пересчетной схемы, m выходов - с тре" тьими входами элементов И (k+1)-ой группы (m.-разрядность микрокоманды), а (m+1)-ый выход - с четвертыми входами элементов И (k+1)-ой группы, входом второго элемента задержки и первым входом второго элемента ИЛИ, второй вход которого соединен с выходом пересчетной схемы, а выход - с нулевым входом второго триггера, единичный вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с выходом второго элемента задержки, а второй вход - с

1007 единичным входом первого триггера, нулевой вход которого соединен с выходом одновибратора, выход которого . также соединен с входом установки в нуль второго счетчика и входом первого элемента задержки, а вход - с (к+1)-ым выходом второго дешифратора.

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что пересчетная схема содержйт счетчик, счетный вход которого является входом пересчетной схемы, а вход установки в нуль соединен с выходом пересчетной схемы и выходом одновибратора, вход которого соединен с выходом элемента И, входы которого соединены с соответствующими выходами счетчика и входами дешифратора, выходы которого соединены с группой выходов пересчетной схемы.

106

3. Устройство по и.1, о т л ич а ю щ е е с я тем, что узел сдвига содержит буферный регистр, группу элементов И, элемент ИЛИ и регистр сдвига, причем информационные входы узла сдвига соединены с информационными входами буферного регистра, выходы которого соединены с информационными входами группы элементов И, управляющие входы которых соединены с управляющими входами узла сдвига, а вйходы через элемент ИЛИ соединены с информационным входом регистра..сдвига, сийхронизирующий вход которого соединен с входом синхронизации узла сдвига, первые m выходов которого соединены с первым m-ым выходами регистра сдвига, а (в+1)-й выход соединен с его (m+1) -ым выходом.

2 анфратора, выход которого соединен с входом блока памяти, первая группа выходов которого соединена с входами

--- регистра микрокоманд, каждая группа

S выходов которого соединена с первыми входами элементов И одной из k групп элементов И, выходы которых соединены с соответствующими входами группы элементов ИЛИ, выходы которых являются 1в выходами устройства вторые входы 1 элементов И каждой яз k групп соединены с выходами первого элемента И, выход которого также соединен с первыми входами элементов И (k+1)-ой

26

Ф

И

1

Изобретение относится к цифровой вычислительной технике..и автоматике и может быть использовано при проектировании управляющих устройств ЗВИ и других систем с микропрограммным управлением и произвольным форматом микрокоманд.

Известно микропрограммное управляющее устройство, содержащее запоминающий блок, два счетчика, два дешифратора, регистр микрокоманд, генератор импульсов, элементы И, ИЛИ 1 1.

Недостатком устройства является большой объем оборудования, вызванный избыточностью запоминающего блока.

Избыточность запоминающего блока обусловлена тем, что в линейке памяти может храниться только целое число микрокоманд. Это приводит к тому, что часть ячеек являются незаполненными полезной информацией. следовательно, число избыточных (неиспользуемых) ячеек в. запоминающем блоке снижает экономичность и надеж. ность устройства.

Наиболее близким к предлагаемому изобретению является микропрограммное устройство управления, содержащее первые счетчик, установочный вход которого является первым входом устройства, счетный вход первого счетчика соединен с выходом одновибратора, а выход с входом первого дегруппы, выходы которых соединены с соответствующими входами группы we" ментов ИЛИ; вторые входы элементов И (k+1) -ой группы и третьи входы элементов И первой k-ой групп соединены с одним из (k+1)-ãî выходов второго дешифратора, вход которого соединен с выходом второго счетчика, счетный вход которого соединен с выходом первого элемента И, первый вход которого соединен с выходом первого элемента И, первый вход которого соединен с выходом генератора тактовых импульсов, а второй вход - с единичным выходом первого триггера, единичный вход которого соединен с выходом первого элемента ИЛИ, первый вход которого является вторым входом устройства, а второй вход соединен с выходом перво3 1ООУ1 го элемента задержки, пересчетную схему, второй. элемент И, второй элемент ИЛИ, второй элемент задержкиГ23..

В известном устройстве вследствие низкой гибкости структуры использует5 ся не весь объем блока памяти для хранения микрокоманд и имеется большая аппаратурная избыточность всего устройства. Это обуславливает его низкую экономичность и сужает область 1в целесообразного применения.

Целью изобретения является сокращение оборудования устройства.

Поставленная цель достигается тем, что микропрограммное устройство уп- 15 равления, содержащее первый счетчик, установочный вход которого соединен с адресным входом устройств, счетный вход первого счетчика соединен с выходом одновибратора, а выход - с sxo- 3В дом первого дешифратора, выход которого соединен с адресным входом блока памяти, первая группа выходов которого соединена с входами регистра микрокоманд, i группа (i=1-:К, K - чис-д5 ло целых микрокоманд в линейке) выходов которого соединена с первыми входами элементов И 1-ой группы, выходы которых соединены с соответствующими входами элементов ИЛИ группы, выходы которых подключены к операционному выходу устройства, вторые. входы элементов"И i-ой группы соединены с выходом первого элемента И, с первыми входами элементов И (k+1)-ой группы, . 35 выходы которых соединены с соответст" вующими входами элементов ИЛИ группы, вторые входы элементов И (k+1)-ой группы и третьи входы элементов И

1;к-ой групп соединены соответственно с выходами второго дешифратора, вход которого соединен с выходом второго счетчика, счетный вход которого соединен с выходом первого элемента И, rlepeblA @ход которого соединен с выходом генератора тактовых импульсов, а второй вход - с единичным входом первого триггера, единичный вход которого соединен с выходом первого элемента

ИЛИ, первый. вход которого соединен с входам пуска устройства, а второй вход соединен с выходом первого элемента -. задержки; пересчетную схему, второй элемент И, второй элемент ИЛИ, второй элемент задержки, дополнительно содержит генератор импульсов сдвига, выход. которого соединен с первым входом второго элемента И, второй вход которого соединен с единичным выходом второго

06 4 триггера, а выход - со счетным входом пересчетной схемы и входом синхронизации узла сдвига, информационные входы которого соединены с Второй группой выходов блока памяти, управляющие входы узла сдвига соединены с группой выходов пересчетной схемы, m выходов - с третьими входами элементов И (1+1)"ой группы, (m" разрядность микрокоманды); а (в+1)-ый выход - с четвертыми входами элементов И (К+1) "ой группы, входом второго элемента задержки и первым входом второго элемента ИЛИ, второй вход которого соединен с выходом пересчетной схемы, а выход - с нулевым входом второго триггера, единичный вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с выходом второго элемента задержки, а второй вход - с единичным входом первого триггера, нулевой вход которого соединен с выходом одновибратора, выход которого также соединен с входом установки в "нуль" второго счетчика и входом первого элемента задержки, а вход - с (k+1)-ым выходом второго дешифратора.

Кроме того, пересчетная схема содержит счетчик, счетный вход которого является входом пересчетной схемы, а вход установки в нуль соединен с выходом пересчетной схемы и выходом одновибратора, вход которого соединен с выходом элемента И, входы которого соединены с соответствующими выходами счетчика и входами дешифратора, выходы которого соединены. с группой выходов пересчетной схемы.

Кроме того, узел сдвига содержит буферный регистр, группу элементов И, элемент ИЛИ и регистр сдвига, причем информационные входы узла сдвига соединены с информационными входами буферногп регистра, выходы которого соединены с информационными входами группы элементов И, управляющие входы которых соединены с управляющими входами узла сдвига, а выходы -через эле" мент ИЛИ соединены с информационным входом регистра сдвига, синхронизирующий вход которого соединен с входом синхронизации узла сдвига, первые m выходов которого соединены с первым

m-ым выходами регистра сдвига, а (а+1)-й выход соединен с его (в+1)-ым

ВЫХОДОМ.

5 1007

На фиг.l изображена функциональная схема предлагаемого микропрограммного устройства; на фиг.2. - функциональная схема пересчетной схемы; на фиг.3 - вариант упаковки блока памяти при длине линейки блока памяти

И = 32 и длине микрокоманды щ = 7; на фиг,4 - функциональная схема узла сдвига.

Предлагаемое устройство содержит 1в первый счетчик 1, первый дешифратор 2, блок 3 памяти, регистр 4, k групп элементов И 5, группу элементов ИЛИ 6, генератор 7 импульсов сдвига 4, второй элемент И 8, пересчетную схему 9, ts узел 10 сдвига,(К+1) -ю группу элемен- . тов И l l,второй триггер12,второй элемент.13 задержки, третий элемент ИЛИ 14, второй элемент ИЛИ 15, первый элемент 16 задержки, первый элемент ИЛИ щ

17, первый триггер 18, первый элемент И 19, второй счетчик 20, второй дешифратор 21, одновибратор 22, генератор 23 тактовых импульсов И., Пересчетная схема содержит счет- 2$ чик 24, элемент И 25, одновибратор 26, дешифратор 27.

На фиг.3 А -. i-я микрокоманда, А>, А, А, М"- j-я микрокоманда, за-. писанйая йо частям; и - количество щ микрокоманд, записанных в блоке памяти..

Узел сдвига содержит буферный регистр 28, регистр 29 сдвига, группу элементов И 30, элемент ИЛИ 31.

Предлагаемое устройство работает следующим образом.

На вход устройства поступает начальный адрес, по которому счетчик 1 и дешифратор 2 выбирают в блоке 3 памяти нужную линейку с микрокомандами. С блока 3 памяти целые микрокоманды переписываются в регистр 4, а часть микрокоманды переписывается в первые разряды регистров 29. Сигнал поступающий на другой вход устройства, проходит через элемент ИЛИ 17 и поступает на единичный вход триггера 18.

Сигналом триггер устанавливается в

"единицу", а с выхода элемента ИЛИ 17 через элемент ИЛИ 14 также устанавливается в "единицу" триггер 12, Сигнал с его единичного выхода разрешает прохождение импульсов сдвига с генерато" ра 7 через элемент И 8. Импульсы

И сдвига поступают на синхронизирующий вход узла 10 и сдвигают информацию в регистре 29. Эти импульсы поступают также на счетный вход счетчика 24.

106 6

Счетчик 24 считает импульсы сдвига, и когда их количества будет равно числу разрядов в части микрокоманды, записанной в линейке, на выходе weмента И 25 выявляется сигнал. Этот сигнал поступает на вход одновибратора 26, который вырабатывает импульс.

Этот импульс устанавливает в "нуль" счетчик 24 а также через элемент

ИЛИ 15 поступает на нулевой вход триггера 12. Триггер 12 запрещает прохождение импульсов сдвига, и информация в узле 10 не сдвигается.

Сигнал с триггера 18 разрешает . прохождение тактовых импульсов с генератора 23 через элемент И 19 на счетный вход счетчика 20. По состоянию счетчика 20 дешифратор поочередно считывает микрокоманды через груПпы элементов И 5 и группу элементов ИЛИ, при наличии тактового импульса с выхода элемента И 19 на втором входе элементов И 5 в порядке очередности считываются все k микрокоманд. Если в регистре 10 полной микрокоманды нет, о чем говорит отсутствие метки на (я+1)-ом выходе узла 10, то по сигналу на (k+1)-ом выходе дешифратора 21 одновибратор 22 формирует импульс, который устанавливает счетчик

20 и триггер 18 в "нуль", увеличивает содержимое счетчика 1 и поступает на вход элемента 16 задержки. Если же в узле 10 записана полностью микрокоманда, о чем свидетельствует метка на (m+1)-îì выходе, то по сигналу с (k+1) -го выхода дешйфратора 21 считывается микрокоманда.

По содержимому счетчика 1 дешифратор 2 в блоке 3 памяти выбирает следуюущую линейку с микрокомандами, Целые микрокоманды с блока 3 памяти переписываются в регистр 4, а часть микрокоманды — в следующие разряды регистра 29. При этом задержанный импульс от одновибратора 22 с выхода элемента задержки через элементы

ИЛИ 17 и 14 устанавливает в единичное состояние триггер 12, а также триггер 18 и производит сдвиг информации в узле 10, при этом осуществляется считывание микрокоманд, как было описано выше.

В,процессе работы устройства может возникнуть случай, когда на (m+1)-о выходе регистра 10 появляется метка, и счетчик 9 еще не установлен в "нульР

Тогда метка с (m+1)-го выхода регистра 10 через элемент ИЛИ 15 устанавли7, 10071 вает триггер 12 .в "нуль", тем самым запрещая прохождение импульсов сдвига с генератора 7 через элемент И 8, и сдвиг информации. Содержимое счетчика

9 не изменяется. После того, как счи- s таны все k микрокоманд, с регистра 10 считывается (4+1) -я микрокоманда.

Метка, задержанная элементом 13 задержки, через элемент ИЛИ 14 поступа.ет на единичный вход триггера 12.

Триггер 12 разрешает прохождение импульсов сдвига через элемент И 8.

Счетчик 24 продолжает считать импуль06 8 сы И при наличии сигналов на всех входах элемента И 25, одновибратор формирует импульс. Далее устройство работает аналогично-описанному выше.

Выигрыш в объеме полезноиспользуемого оборудования предлагаемого уст" ройства по сравнению с известным оценивается выражением 1 12 + И(И " 1п е ) е

Al — 1003 а - " 100 3— 103

2 а по отноаен3ю к базовому объекту

Ф4 = 253.

1007106

1007106

1007106

Составитель Л.lloraueaa

Редактор Т,Кугрышева Техред Ж.Кастелевич Корректор 10, Макаренко

Заказ 2140/72 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/ 5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4