Микропрограммное устройство управления

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ р>995091

Союз Советскик

Сециаиистических

Ресиублии (61) Дополнительное к авт. саид-ву(22) Заявлено 090981. (21) 3333898/18-24 (И)М Кл з

6 06 Р 9/22 с присоединением зеваки 8о

Государственный комитет

СССР по делам. изобретений и открытий (23) Приоритет ($3) УДК 681 ° 325 (088. 8) Опубликовано 07.0283. Бюллетень йо. 5

Дата опубликования описания 07.0233 (72) Автор . изобретения

И.М. Соколов (71 ) Заявитель (54) МИКРОПРОГРАММНОЕ УСТРОИСТВО

УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике и может быть использо-. вано в микропрограммных устройствах управления. 5

Известно запоминающее устройство микрокоманд, содержащее накопитель микрокоманд, коммутаторы, дешифратор фаз операций, формирователь адреса, счетчик фаз операций и накопитель эа- () щиты фазы операции (1) .

Недостатком устройства является то, что быстродействие его работы также определяется временем обращения к накопителю за выбором микрокоманд для выполняемой операции, что не позволяет использовать его в составе быст. родействующих ЦВМ.

Наиболее близким bio технической сущности и предлагаемому является запоминакщее устройство микрокоманд, которое содержит накопитель, адресные шины которого связаны через де- . шифратор операций и регистр операций формирователя адреса с первыми входа-. ми запоминающего устройства микрокоманд, первые выходы .накопителя соединены с соответствующими входами к-групп коммутаторов, вторые выходы которого соединены через дешифратор фаз с управляющими входами к-групп 30 коммутаторов, выходы которого являются выходами запоминающего устройства микрокоманд f2).

Быстродействие работы этого устройства ограничивается временем обращения к накопителю за последовательнык выбором всех микрокоманд для выполняемой операции, что не позволяет использовать его в быстродействующих сис-. темах, в которых быстродействие определяется временем передачи информации через базовые логические элЕмен» ты И, ИЛИ и.НЕ.

Цель изобретения — повышение быст родействия работы устройства.

Поставленная цель достигается тем, что микропрограммное устройство управления., содержащее блок памяти микрокоманд, дешифратор операций, регистр операций, к-групп элементов И (к — максимальное количество фаэ в операции) и дешифратор Фаз, причем ар ресный вход блока памяти микрокоманд соединен через дешифратор операций с выходом регистра операций, информационный вход которого соединен с входом кода следующей операции устройства, первые входы элементов И к групп соединены с выходами дешифратора фаз соответственно, а выходы — с инфорка

995091 ционным выходом устройства, дополнительно содержит два коммутатора, .два регистра микрокоманд операции и триггер, причем вторые входы элементов И к групп подключены соответственно к выходам первого коммутатора, управляю- щий вход которого подключен к инверсжому выходу триггера, прямой выход которого соединен с управляющим входом второго коммутатора, первый и второй информационные входы соединены со-)О ответственно с первым и вторьм выходами блока памяти микрокоманд, первый и второй выходы второго коммутатора через первый и второй регистры микрокоманд операций подключены соответствен-15 но к первому и второму информационным входам первого коммутатора, счетный вход триггера соединен с управляющим входом регистра операций и подключен х входу тактовых импульсов устройства, вход дешифратора фаз сое- динен с информационным входом устройства.

На чертеже представлена функциональная схема предлагаемого устройст-. ва.

Устройство содержит блок 1 микрокоманд, дешифратор 2 операции и регистр 3 операций формирователя 4 адреса, вход 5 кода следующей операции устройства, к-групп элементов И б ЗО (к — максимальное количество фаз в операции), дешифратор 7 фаз, информационный выход 8 устройства, коммутатор 9, регистры 10 и 11 микрокоманд. о1ераций, коммутатор 12, триггер 13, 35 вход 14 тактовых импульсов устройства, информационный вход 15.

Предлагаемое устройство работает следующим образом.

Предположим, что в исходном состо-щ янии счетный триггер 13 подключает информационные выходы блока 1 через коммутатор 9 к информационным входам первого регистра 10 микрокоманд операции, а информационные выходы второго регистра 11 микрокоманд операции подключает через коммутатор 12 к вкодам к-групп элементов И б. 1 .огда в регистре 10 микрокоманд операции записана информация о всех микрокомандах, рас->О пределенная строго по фазам, которая должна быть использована только при выполнении следующей по порядку операции., Б регистре 11 микрокоманд опе рации записана информация о всех микрокомандах, распределенная также строго по фазам, которая была использована при выполнении текущей операции.

При поступлении каждого импульса из внешнего устройства управления на вход 14 в регистр 3 операции со вхо- 46 да 5 записывается код следующей по порядку операции, который формируется во внешнем устройстве управления, а счетный триггер 13 устанавливается в следующее по порядку состояние, Пос65 ле поступления первого импульса на вход 14 (относительно исходного состояния, приведенного выше) счетный триггер 13 устанавливается в следующее о порядку состояние.

При этом счетный триггер 13 подключает информационные выходы блока

1 через коммутатор 9 к информационным входам второго регистра 11 микрокоманд операции, формируя информацию о всех микрокомандах для следующей по порядку операции, и подключает ин .формационные выходы первого регистра 10 микрокоманд операции, в котором записана информация о всех микрокомандах для текущей операции, через коммутатор 12 к входам к-групп элементов И 6. При выполнении каждой из фазоперации информация с выхода коммутатора 12 проходит только через одну из к-групп элементов И б (т.е. часть информации, но которая соответствует микрокоманде) на выходы 8 запоминаю- щего устройства микрокоманд. Управление порядком подключения групп И б осуществляется из внешнего устройства управления через. дешифратор 7 фаз.

При каждом постуйлении следующего импульса на вход 14 коммутатор 9 и коммутатор 12 устанавливаются в противоположное положение, а регистры 10 и

1l микрокоманд операции меняются ро» лями (запись — 10, а считывание — 11 или наоборот считывание — 10, а запись — 11).

Положительный технический эффект от использования предлагаемого устрой. ства заключается в овышении быстро действия работы устройства эа счет выбора из блока 1 по одному обращению к нему (10-0,1 мкс) сразу всех микрокоманд, необходимых для выполнения операции, не.увеличивая длину слова, выбираемого из накопителя, что достигнуто благодаря группировке всех управляющих сигналов строго по фазам,а за-" тем это слово записывается в регистр микрокоманд операции и дешифруется по фазам (т.е. преобразуется в микрокоманды) на выходе устройства без обращения к блоку 1,, т.е. через время, равное считыванию из регистра 0,10,05 мксу совмещения во времени медленного процесса записи всех микрокоманд из блока 1 в один из регистров микрокоманд операции для следующей по порядку операции (10-0,1 мкс) с быстрым процессом формирования микрокоманд (количество которых может достигать

8-10 — по числу фаз) для выполнения текущей операции (0,1-0,5 мкс) путем считывания ее из другого регистра микрокоманд операции строго по фазам (т.е. по микрокомандам) на выходы устройства без обращения к медленно действующему блоку 1.

- " 995091

Формула изобретения

Составитель Л. Логачева

Техред Ж.Кастелевич Корректор О. Билак

Редактор A. Ворович

Заказ 646/34

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, .r. Ужгород, ул. Проектная, 4

Микропрограммное устройство управления, содержащее блок памяти микрокоманд, дешифратор операций, регистр операций, к групп- элементов И (к — . максимальное количество фаз в операции) и дешифратор фаз, причем адресный вход блока памяти микрокоманд -co единен через дешифратор операций с выходом регистра. операций, информа 10 ционный выход которого соединен с входом кода следующей операции устройст-. ва, первые входы элементов И к групп соединены с выходами дешифратора фаз соответственно, а выходы — с информа-15 ционньм выходом устройства, о т л и ч а юще е с я тем, что, с целью. повышения быстродействия устройства, оно дополнительно аодержит два коммутатора, два регистра микрокоманд опе-2(» рации и триггер, причем вторые входы элементов И к групп подключены соответственно к выходам первого коммутатора, управляющий вход которого подключен к инверсному выходу триггера, прямой выход последнего соединен с управляющим входом второго коммутатора, первый и второй информационные . входй которого соединены соответственно с первые н вторым.. выходами блока памяти микрокоманд, первый и второй выходы второго коммутатора через пер-вый и второй регистры мийрокоманд операций подключены соответственно к первому и второму информационным входам первого коммутатора, счетный вход триггера соединен с управляющим— входом регистра операций и подключен к входу тактовых .импульсов устройства, вход дешифратора фаз соединен с информационным входом устройства. !

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 635512, кл. G 11 С ll/00, 1976

2. Авторское свидетельство СССР

9 490179 кл. G 11 С ll/00, 1973 (прототип) .