Устройство для моделирования радиоприемника

Авторы патента:

G06G7/625 - для схем полного сопротивления, например определение характеристик, определение полюсов или нулей, построение диаграмм Найквиста (измерение полного сопротивления G01R 27/00)

1. yCTPOflCTBO ДЛЯ МОДЕЛИРОВАНИЯ РАДИОПРИЕМНИКА, содержащее . программный блок, элемент ИЛИ и сумматор , о т ли ч а ю щ е е с я тем, что, с целью по.вышения быстродейстВИЯ , оно дополнительно содержит блок ьюделирования гетеродина, три блока моделирования полосы частот, три схемы сравнения кодов, реверсивный .сметчик, дваблока вычислений, причем группы выходов реверсивного счетчика и обоих блоков вычислений соединены с первой группой входов соответствующей схемы сравнения кодов, к вто0ЫМ группам входов которых подключены группа выходов сумматора и груп па информационных, входов блока моделирования гетеродина, выход которого является первым выходом устройства, выход каждой схемы сравнения кодов . соединен с информационным входом со отеетствующего блока моделирования полосы частот, выходы которых соединены соответственно с входами элемента ИЛИ, выход которого является . вторым устройства, выход Установка программного блока соединен с первь К1и управляющими, а выход у станов ка-1 - со вторыми управляю-.щи ми входакв блока моделирования гетеродина , блоков моделирования полосы частот, реверсивного счетчика и обоих блоков илчислений выхоАыУстановка-2и Установка- 3(программного блока соединены соответственно с третьими и.четвертыми управляющиьш входами блока моделирования гетеродина и блоков моделирования полосы частот, выход синхроимпульсов программного блока соединен с пятыми управляющими входами блока моделирования гетеродина блоков моделирования полосы частот и первым входом сумматора, выход Сбрх)с програмного. блока соединен с шестыми управляю§ щими входами блока моделирования гетеродина , блоков моделирования полосы частот, третьими управляю цими входами реверсивного счетмика и обоих блоков вычислений и вторым входом сумматора ./ 2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок вычислений содержит элемент задержки, десять регистров ,, три сумматора, два-умножитеSD Ю ля, делитель и триггер , первый и третий управляющие входы блока выэо числений соединены со входами первого :А второго, третьего, четвертого и пятого регистров, второй управляющий вход блока вычислений подключен ко входу элемента задержки, пять выходов котот рого соединены соответственно с управляющими входами первого сумматора, первого и второго умножителей, первым управляюиим входом второго сумматора, управляющим входом делителя и управляющим входом третьего сумматора,выход первого perliCTpa подключен к первому ; входу первого сумматора,выход третьего.;

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) Seo .G 06 G 62

1. IlO ДЕЛАМ ИЗОБРЕТЕНИИ И ОТКРЫТИИ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ. (21) 3347457/18-24, (22) 17. 06. 81

146) 15.04.83. Бюл, М 14, .(72) А.Ф. Веретенцев.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР (53) 621 ° 391. 82 (088. 8). I.(56) 1. Радиоэлектроника за рубежом.

Вып. 21-22, И., ВНИИЭИР, 1966, с. 41, 2. Авторское свидетельство СССР

Ь 758196, кл. G 06 G 7/625 1978 (прототип). (54)(57) 1. УСТРОРСТВО ДЛЯ ИОДЕЛИРОВАИИЯ РАДИОПРИЕИНИКА, содержащее программный блок, элемент ИЛИ и сумматор, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно дополнительно содержит. блок моделирования гетеродина, три блока моделирования полосы частот, три схе мы .сравнения кодрв, реверсивный .. счетчик, два блока вычислений, причем группы выходов реверсивного счетчика и обоих блоков вычислений соединены с первой группой входов .соответствующей схемы сравнения кодов, к вто- .

:рым группам входов которых подключены группа выходов сумматора и rpynпа информационных входов блока моде" пирования гетеродина, выход которого является первым выходом устройства, выход каждой схемы сравнения .кодов соединен с информационным входом соответствующего блока моделирования полосы частот, выходы которых соеди- . нены соответственно с входами эле- мента ИЛИ, выход которого является вторым выходом устройства, выход

Установка программного блока соединен с первь. ми управляющими, а выход ((Установка- l вЂ” со вторыми управляю-: к щими входами блока моделирования гетеродина, блоков моделирования полосы частот, реверсивного счетчика и обоих блоков вычислений выходы" Устал л .п новка-2 и Установка-> программного блока соединены соответственно с третьими и..четвертыми управляющими входами блока моделирования гетеродина и блоков моделирования полосы частот, выход синхроимпульсов прог- раммного блока соединен с пятыми управляющими входами блока моделирования гетеродина блоков моделирова1 ния полосы частот и первым входом сумматора, выход "Сброс". програмного

l блока соединен с шестыми управляющими входами блока моделирования .reтеродина, блоков- моделирования полосы частот, третьими управляющими вховЂ” дам реверсивного счетчика и обоих блоков вычислений и аторым входом сум матора.

r 2. Устройство. по п.1 о т л и ч аю щ е е с я - тем, что блок вычислений содержит элемент задержки, десять ре": гистров, три сумматора, два.умноне те- " ля, делитель и триггер знака, первый и третий управляющие входы блока вы числений соединены со входами первого второго, третьего, четвертого и пятого регистров, второй управляющий вход блока вычислений подключен ко входу элемента задержки, пять выходов кото-. рого соединены соответственно с управляющими входами первого сумматора, первого и второго умножителей, первым управляющим входом. второго сумматора, управляющим входом делителя и управляющим входом. трет ье го сумматора, выход первого регистра подключен к первому входу первого сумматора, выход третьего., 1012283 регистра соединен с первым входом первого умножителя, выход второго регистра подключен к вторым входам первого умножителя и первого сумматора, выход которого соединен через шестой регистр с первым входом второго ум" ножителя, второй вход которого подключен к выходу четвертого регистра, выход первого умножителя подключен через седьмой реги стр к пер вому и нформационному входу второго сумматора, второй информационный вход которого через восьмой регистр подключен к выходу второго умножителя, выход вто- рого сумматора соединен с входом деw ens, выход которого подключен чем

Изобретение относится к электрон,ному моделированию в радиотехнике и может быть использовано для решения задач по обеспечению электромагнитной совместимости радиоэлектронных средств.

Известна математическая модель электромагнитного воздействия на радиоприемник полезных и мешающих сиг- 10 налов, предназначенных для анализа электромагнитной обстановки и прогнозирования условий ЭИС РЗС (1).

Иатематическое моделирование предполагает широкое применение ЭЦВИ. Од-15 нако и спол ьзование и применение математической модели приводит к длительным и трудоемким операциям по составлению и отладке программ с привлечением квалифицированных спе- 20 ци алистов.

Наиболее близким по технической сущности к изобретению является устройство для моделирования частотного размещения каналов приема радиоприемника, содержащее блок управления, выходы "Сброс" и "Пуск" которого подключены соответственно к первому и второму входам синхронизатора,десятичные реверсивные счетчики, элемент ИЛИ, элемент И, триггеры, десяти чный счет чи к, блоки формирования каналов побочного приема, сумматор и блок йормирования полосы пропус-. каниг f 2). рез девятый регистр к первому информационному входу третьего сумматора, второй информационный вход которого соединен с выходом пятого регистра, выход третьего сумматора подключен ко входу десятого регистра, выходы которого являются выходаю блока, причем в первом блоке вычислений, второй управляющий вход первого сумматора соединен с первым выходом триггера знака, а во втором блоке вычислений второй управляющий вход первого сумматора соединен с вторым выходом триггера знака, вход триггера знака соединен с первым управляющим входом блока.

К недостаткам этого устройства относится длительность проведения подготовительных операций. а

Цель изобретения - повышение быстродействия устройства.

Указанная цель достигается тем, что в устройство, содержащее программный блок, элемент ИЛИ и сумматор, дополнительно введены блок моделирования гетеродина, три блока моделирования полосы частот, три схемы сравнения кодов, реверсивный счетчик, два блока вычислений, группы, выходов. реверсивного счетчика и обоих блоков вычислений соединены с первой группой входов соответствующей схемы сравнения кодов, к вторым группам входов которых подключена группа выходов сумматора и группа входов информационных входов блока моделирования гетеродина, выход которого является первым выходом устройства,. выход каждой схемы сравнения кодов соединен с информационным входом. соответствующего блока моделирования. полосы частот, выходы которых соединены соответственно с входами элемента ИЛИ, выход которого является вторым выходом устройства, выход "Установка" программно- . го блока соединен с первыми управляющими, а выход "Установка-1" - со вторыми управляющими входами блоков моделирования гетеродина, блоков моделирования полосы частот, реверсив3 10122 ного счетчика и обоих блоков вычислений, выходы "Установка-2" и "Установка-3" программного блока соединены соответственно с третьими и четвертыми управляющйми входами блока моделирования гетеродина и блоков моделирования полосы частот, вы ход синхроимпульсов программного блока. соединен с пятыми управляющимивходами блока моделирования гетеро- 10 дина, блоков моделирования. полосы частот и первым входом сумматора, выход "Сброс" программного блока соединен с шестыми управляющими входами блока моделирования гетеродина, Is блоков моделирования полосы частот, . третьими управляющими входами реверсивного счетчика и* обоих блоков вычислений и вторым входом сумматора.

Кроме того, блок вычислений со- 2е держит элемент задержки, десять ре-. . гистров, три сумматора, два умножителя, делитель и триггер знака, первый и третий управляющие входы блока вычислений соединены со вхо- 2s дами первого, второго третьего, четвертого и пятого регистров, второй управляющий вход блока вычислений подключен ко входу элемента задержки пять выходов которого соедиHeны 3О соответственно с управляющими входами первого сумматора, первого и второго умножителей, первым управляющим входом второго сумматора, управляющим входом делителя и управляющим входом третьего сумматора, выход первого регистра подключен к первому входу первого сумматора, выход третьего регистра соединен с первым входом первого умножителя, выход второго регистра подключен к вторым входам первого умножителя и первого сумматора, выход которого соединен через шестой регистр с первым входом второго умножителя второй вход кото1

45 рого подключен к выходу четвертого регистра, выход первого умножителя подключен через седьмой регистр к первому информационному входу второго сумматора, второй информационный вход которого через восьмой регистр подключен к выходу второго умножителя, выход второго сумматора соединен с входом делителя, выход коTopoI o подключен через девятый- ре.: гистр к первому информационному вхо- ду третьего сумматора, второй информационный вход которого соединен с выходом пятого регистра, выход

83. 4 третьего сумматора подключен ко Вхо» ду десятого регистра, выходы которого являются выходами блока, причем в первом блоке вычислений, второй управляющий вход первого, сумматора соединен с первым выходом триггера знака, а во втором блоке вычислений второй управляющий вход первого сумматора соединен со вторым выходом триггера знака, вход, триггера знака в обоих вычислителях соединен с первым управляющим входом блока.

На фиг. 1 изображена структурная схема предложенного устройства; на фиг.2-4 - схемы отдельных блоков устройства.

Устройство содержит элементы 1-5 задержки, пульт 6 ввода, блок 7 преобразования в двоичный код, элемент 8 пуска, синхронизатор 9, реверсивный счетчик 10, первый 11 и второй 12 блоки вычислений, схемы

13 сравнения кодов, блоки 14 моделирования полосы частот, блок 15 моделирования гетеродина, элемент

ИЛИ 16, сумматор 17. Группа структурно объединенных блоков 1-9 образует программный блок 18.

Структурная схема блока 11 (фиг,2) содержит элемент задержки 19, первый, второй, третий, шестой, седьмой, восьмой, четвертый, девятый, пятый и десятый регистры 20-29, первый - третий сумматоры 30-32, первыйи второй умирители 33 и 34, делитель 35 триггер .36 знака.

Структурная схема блока 12 (фиг.3) содержит элемент 37 задержки, первый, второй, третий, шестой, седьмой восьмой, четвертый, девятый, пятый и десятый регистры 38-47,первыМ " третий сумматоры 48-50, первый- и вто-. рой умножители 51 и 52, делитель 53, триггер знака 54. Структурно вычислитель 12 отличается от вычислителя

l1 только тем, что к сумматору 48 подключен не первый, а второй выход знакового триггера 54. !

Блок 14 (фиг.4) содержит умножи- . тель 55, регистр-счетчик 56, дешифратор кода 57, триггер 58,. элемент

И 59 и регистр 60 ° Блок 15 содержит регистр-счетчик 61, дешифратор 62 ко- да, триггер 63, умножитель 64, регистры 65, сумматор 66, группу элементов И 67, регистр 68, схему 69 сравнения кодов, элемент И 70.

Устройство работает следующим образом.

5 . 1012283 6 ков 14 подается команда У-3", по которой триггерные ячейки регистр-.счетчиков соединяются по схеме. счетчика обратного хода.

Через время задержки, необходимое для выполнения команды "У-3", в программном блоке 18 включается синхронизатор 9. При этом с пятого вьхода программного блока на входы блоков 14, в блок 15 и сумматор 17 поступают синхроимпульсы, а с выхода сумматора 17 снимается код суммы. Код суммируемых синхроимпульсов постоянно сравни вается в схемах 13 сравнения кодов с кодами чисел

Гкап и f gg, вычисленных и записанных в блоках 10, 11 и 12. При равенстве сравниваемых чисел со схемы 13 подается сигнал в блок 14, по которому синхроимпульсы через блок 14 начинают поступать на вход элемента

ИЛИ 16. Коли чест во и мпул ь сов, пропускаемых блоком 14, определяется величиной моделируемой полосы пропускания по основному или побочным каналам приема

Блок 14 моделирования полосы частот работает следующим образом.

Дешифратор 57 предварительно настраивается на код числа О. По команде "Установка" в регистр 60 записывается код числа Р< /2.Через проме- жуток времени, необходимый для записи и передачи указанного числа, по второму выходу программного блока 18 выдается сигнал "Установка- 1",поступающий в блок 55,который является командой на умножение числа Г, /2 на два. Пос" ледующая команда "Установка-2" вызывает передачи числа Г из блока 55 в регистр-счетчик 56, который в ис", ходном состоянии имеет структуру регистра. Затем в регистр-счетчик посту пает команда "У ст анов ка- 3" в ф соответствии с которой структура блока 56 предобразуется яо схеме счетчика обратного хода.

Моделирование полосы частот начинается с момента подачи сигнала с элемента 13 на вход триггера 58, который при этом срабатывает .и открывэет элемент И 59, В результате синхроимпульсы, поступающие из блока

18, проходят через элемент И 59 на входы блоков 16 и 56., Вычитание в счетчике. продолжается до поступления Г„-го синхроимпульса, отсчитанного от момента открытия элемента

И 59. В момент обнуления счетчика 56

На пульте набираются числа Г©,1 у

Ь,, ф которые означают соответч Ч. ственно частоту настройки радиоприемника, его,промежуточную частоту, половины полос пропускания по основно- 5 му и побочным каналам приема, паповину полосы излучения гетеродина. Одновременно на пульте 6 включается сигнал "Верхняя настройка приемника" для случая f< v f или "Нижняя наст- >0 ройка приемника" для Г а Гг-(в зависимости от конструкции моделируемого приемника). Эти числа в блоке 7 преобразуются в двоичный код. Затем с элемента 8 подается импульсный сиг- 15 нал через цепочку 1-5 элементов задержки; При этом осуществляется заданный режим работы программного блока 18. По мере прохождения сигнала через цепочку 1-5, выходные шины бло-20 ка 18 через заданные интервалы поступают сигналы "Установка " У- 1","У-2", "У-3", "СИ", "Сброс".

llo команде "Установка" с блока

7 передаются коды чисел: f u fh в блоки 10-12 и 15, g<)g в блок. 15; и - в блоки 10-12 и 14, по этой же команде в блоки 10- 12 передается сигнал о знаке "+" или "-" соответственно для случаев нижней или верх- 30 ней настройки приемника. 1

Через интервал времени, необходимый для выполнения команды "Установка" с второго выхода программного блока 18 подается команда "У-1", llo этой команде в блоке 15, в реверсивном счетчике 10 и в вычислителях 11 и 12 соответственно вычисляются значения т вЂ” вЂ” - вЂ”, 40

1 <С 1 O

T С hP

Л:Ж:Ли

ehh t óäß Å

Кап Vn а при чем знак "+ соот ве т ст вует вер хней настройке приемника. В блоках

14 вычисляются значения полос пропускания по основному и побочным каналам приема.

После выполнения вычислений с третьего выхода программного блока 18 подается команда "У-2". При этом вычи сле нные з начения в двои чном коде передаются в выходные регистры блоков 14 и 15.

Затем с четвертого выхода программного блока 18 в модель гетеродина 15 и на регистры-счетчики бло:, вания излучения гетеродина прекраща". ется.

Таким образом, за счет работы группы блоков 10, 13 и 14 с выхода блоков 14 на вход элемента ИЛИ 16 подаются синхроимпульсы с f -" -ro

Я) ю ч по fc+ -и, которые моделируют основной канал приема. Группы блоков

11, 13, 14 и 12, 13, 14 моделируют

qe побочные каналы приема передачей на выход устройства,.синхроимпульсов с

1 ! номера 1 с-(@+1)АР "Р по номер

j Я.

35 " о- " " м» + Рм с номоОон о4и- )дуФР

3м 2 м но номеР(МЫ ."ЖР н-- -. ти 2.. разом.

В соответствии с командои Уста новка" из программного блока 18 пере даются коды: числа "1" в регистр 20, 25 числа "и" в регистр 21, числа ч " в регистр 22, числа "f " в регистр

26 и числа " Cpf2." в регистр 28. Од" новременно в сумматор 31 передается сигнал знака, переводящий его в ревисимости от нижней или верхней настройки моделируемого приемника.

Включается также знаковый триггер 36, подготавливающий сумматор 30 к операции сложе ния.

По команде "Установка-1" импульсный сигнал поступает на вход элемента 19 задержки. С первого выхода этого элемента сигнал поступает в

40 сумматор 30, в котором производится сложение чисел "n" и "1", записанных в регистрах 21 и 20. Результат суммирования передается в регистр 23.

По сигналу, поступившему с второго выхода элемента задержки, осуществля45 ется перемножени чисел "п" и "Г ", хранящихся в регистрах 21 и 22, а в блоке 34 перемножаются числа "и+1" и "f+", записанные в регистрах 23 и. 26. Результаты умножения с блоков

Блок 15 включается в процесс моi- ". делирования в момент прохождения

f -го синхроимпульса, отсчитанного

f от момента включения синхронизатора

9. В указанный момент коды чисел, записанные в блоках 17 и 68, совпадают и в блоке 69 вырабатывается сигнал, который с пЬмои ью триггера 63 откры. вает элемент И 70. С момента его открытия через него проходит F@ синхроимпульсов, которые поступают на выход устройства и на вход блока 61.

Счетчик обратного хода блока 61 обнуляется на F>-м синхроимпульсе. При этом в дешифраторе кода 62 образуется сигнал-; который возвращает триггер 63 в исходное состояние, элемент

И 70 закрывается и процесс моделиро"

33 и 34 передаются соответственно в регистры 24 и 25.

По сигнал, поступившему с третьего выхода элемента задержки, в сум" маторе 31 производится операция сложения или вычитания (в зависимости от ранее поданного сигнала) чисел .

nf и (и+1) f>p, хранимых в регистрах

24 и 25. Результат вычисления,по7 1012283 8 на выходе дешифратора 57 образуется сигнал, который возвращает триггер 58 в исходное положение. При этом элемент И 59 закрывается и поступ" . ление синхроимпульсов на вход элемента 16 прекращается.

Работа блоков 14, соединенных че-. рез схемы 13 с вычислителями 11 и 12, отличается от изложенного только . тем, что продолжается на интервале следования Fp синхроимпульсов.

Поступившие с блоков 14 синхроимпульсы подаются через элемент ИЛИ 16 на выход устрой ст ва .

Процесс моделирования излучения .гетеродина происходит независимо от моделирования каналов радиоприемни ка.

При поступлении на вход блока 15

t синхроимпульсов,отсчитанных от мо" мента включения синхронизатора, с вы- jo Блок 11 работает следующим об- хода блока 15 на выход устройства Иодается Е6 синхроимпульсов, моделирующих излучение гетеродина.

Блок 15 работает следующим .образом.

Дешифратор предварительно настра,ивается на нулевой код. По команде

"Установка" .в регистрах 65 записыва ются коды чисел fc ГпР и TG)2.2атем

:по команде "Установка-1" в сумматоре M жим сумлирования или вычитания в за66 вычисляется значение частоты

"с + пР-(@2

Одновременно в блоке 64 число Q/2 умножается на два. По команде "Уста» . новка-2" числоГ фэаписывается в ре гйстр 68, а число F - в регистре-счетчике 61, который в исходном состоянии соединен по схеме регистра. По команде "Установка-3" он соединяется по схеме обратного хода.

° вЂ” . М

9, 101 лученный в сумматоре 31 передается в блок .35, в котором по сигналу с чет", вертого выхода элемента задержки 19 осуществляется деление на число е.

После деления результат вычислений записывается в регистр 27.

По сигнапу с пятого выхода элемента задержки в сумматоре 32 из числа> хранимого в. регистре 27, вычитается число, записанное в регистре 28., Ре-,tз аупьтат виьитапаа «И:.МьтйвР переI а дается s выходной регистр 29 вычис лителя 11. !% функционирование блока 12 знало.» гичйо изложенному,эа исключением того,÷òî в сумматоре 48 осуществляется не сложение, а вычитание чисел "..и"

31 11

2283 .. "10

Таким образом, эа счет работы блоков 10 13 14 и 11, 13, 14 и 12, 13, 14 с выходов блоков 14 на вход элемен-

:та ИЛИ 16 и далее на выход устройства подаются серии синхроимпульсов, с помощью которых моделируются основной и побочный каналы приемавЂ”, ради опри емни ка.

По окончании цикла моделирования с шестого выхода программного бло" ка 18 подается команда "Сброс", приводящая элементы устройства в исходное состояние.

Положительный эффект изобретен я заключается в увеличении быстродействия устройства, котррое достига» ется эа счет исключения подготовительных операций моделирования.

>о> zzS3

3012283

1012283

ВНИИПИ Заказ 2768/62 Тираж 704 Подписное филиал ППП Патент", г. Ужгород, ул. Проектная, 4

Хиюеиту 16

1012283

Bhaga j/

12d 45б