Элемент с тремя состояниями
(72) Авторы изобретения
В. И. Золотаревский и E. Н. Покровский
1 (7I ) Заявитель (54) ЭЛЕМЕНТ С ТРЕМЯ СОСТОЯНИЯМИ
Изобретение относится к вычислительной технике и электронике и может быть исполь. зовано при создании интегральных схем на
МДП-транзисторах в устройствах вывода информации ЗУ, БИС сбора и преобразования информации и БИС микропроцессоров.
Известен элемент с.тремя устойчивыми состояниями на дополняющих МДП-транзисторах, содержащий двухтактный выходной каскад и схему управления (1).
Недостатком такого элемента является значительная потребляемая мощность, что связано с наличием сквозных токов через инверторы в режиме переключения.
Известен элемент с тремя устойчивыми
15 состояниями на дополняющих МДП-транзисторах, содержащий выходной двухтактный инвертор, включенный между шиной положительного напряжения питания и общей шиной, ключевые транзисторы и- и р-типа, включенные эо соответственно, между первым входом выходного двухтактного инвертора и общей шиной и между шиной Лоложительного напряжения питания и в1орым входом выходного двухтактного ннвертора, причем затворы этих транзисторов подключены к информационной шине, первый инвертор, включенный между шиной положительного напряжения питания и первым входом выходного двухтактного инвертора, второй инвертор, включенный между вторым входом выходного двухтактного инвертора и общей шиной, причем, вход первого инвертора подключен к шине прямого управляющего сигнала, а его выход — к второму входу выходного двухтактного инвертора, вход второго инвертора подключен к шине инверсного управляющего сигнала, а выход— к первому входу выходного двухтактного инвертора (2).
Недостатком известного элемента также является значительное потребление мощности, связанное с наличием сквозных токов через первый н второй инверторы при переходе из режима высокого выходного сопротивления в режим передачи информации, независимо от сигнала на информационной шине.
Цель изобретения — уменьшение потребляемой мощности.
1003349
Для досз ижения поставленной цели в элемент с тремя состояниями на дополняющих
МДП-зранзисторах, содержащий выходной двухTBKTHbIH инвертор, включенный между шиной положительного напряжения питания и обшей шиной, ключевые транзисторы и- H р-типа,включенные соответственно между первым входом выходного двухтактного инвертора и общей шиной и между шиной положительного напряжения питания и вторым входом выходного 10 двухтактного инвертора, причем затворы этих транзисторов подключены к информационнойшине, управляющий инвертор, включенный между вторым входом выходного двухтактного инвертора и общей шиной, вход которого подключен к шине инверсного управляющего сигнала, а выход — к первому входу выходного двухтактного инвертора н п-канальный транзистор, включенный между вторым и первым входами выходного двухтактного инвертора, затвор которого подключен к шине прямого управляющего сигнала, введен р-канальный МДП-транзистор, сток которого подключен к второму входу выходного двухтактного инвертора, исток — к шине инверсного д управляющего си нала, а затвор — к первому входу выходного двухтактного инвертора.
На чертеже представлена электрическая принципиальная схема элемента с тремя состоя Зр ниями на дополняющих МДП-транзисторах.
В элементе выходной двухтактный инвертор 1 включен между шиной 2 положительного напряжения питания и общей шиной 3, 35 ключевые транзисторы и - и р-типа 4 и 5 подключены соответственно между первым входом
6 выходного двухтактного инвертора 1 и общей шиной 3 и между шиной 2 положительного напряжения питания и вторым входом 7
46 выходного двухтактного инвертора 1, затворы ключевых транзисторов 4 и 5 подключены к информационной шине 8, управляющий инвертор 9 включен между вторым входом 7 выходного инвертора 1 и общей шиной 3, его вход подключен к шине 10 инверсного управ45 ляющего сигнала, а выход — к первому входу
6 выходного инвертора 1, исток и сток и-канального транзистора 11 подключены соответственно к первому 6 и второму 7 входам выходного двухтактного инвертора 1, а его затвор подключен к шине прямого управляющего сигнала 12, исток и сток р-канального транзистора 13 подключены соответственно к шине инверсного управляющего сигнала 10 и второму входу 7 выходного двухтактного ин- И вертора 1, а затвор — к выходу управляющего инвертора 9. Выход инвертора 1 подключен к выходной шине 14.
Элемент работает следующим образом.
В исходном состоянии (высокое выходное сопротивление), «а шины прямого 12 и инверсного 10 управляющих сигналов поступают соответственно логические "0" и *1" (уровню логического "0" соответствует потенциал общей шины, а уровню логической "1" — уровень положительного напряжения литания). В результате, на выходе управляющего инвертора 9 устанавливается напряжение уровня логического
"0", запирающее п-канальный транзистор выходного двуктактного инвертора 1, а р-канальный транзистор выходного двухтактного инвертора 1 запирается напряжением логической
"Г, поступающим на его затвор через открытый р-канальньй транзистор 13. Тогда прлогическом "0" на шине прямого управляющего сигнала и логической "1" на шине инверсного управляющего сигнала, состояние высокого выходного сопротивления. на шине 14 сохраняется, независимо от значения сигнала на информационной шине 8.
В режиме передачи информации, на шины
12 н 10 поступают соответственно, логическая
"1" и логический "0", в результате чего р-канальный транзистор управляющего инвертора
9 и и-канальный транзистор 11 открываются.
При поступлении на информационную шину логической "1" ключевой транзистор 4 открывается, что приводит к запиранию и-канального . и отпиранию р-канального транзисторов выходного двухтактного инвертора 1 и лоявлению на шине 14 уровня напряжения логической "1".
При поступлении на информационную шину уровня напряжения логического "0", ключевой транзистор 5 открывается, а ключевой транзистор 4 закрывается, что приводит к запиранию р-канального и отпиранию и-канального транзисторов выходного двухтактного инвертора 1 и появлению на шине 14 уровня напряжения логического "0". P-канальный транзистор 13 при этом заперт положительным потенциалом на его затворе и стоке относительно истока.
При логической "1" на информационной шине 8, изменение сигнала на шинах 10 и 12 (перевод элемента из режима высокого выход.ного сопротивления в режим передачи информации или наоборот), не приводит к протеканию сквозных токов, что обеспечивает более низкую потребляемую мощность по сравнению с известным устройством.
Формула изобретения
Элемент с тремя состояниями на дополняющих МДП-транзисторах, содержащий выходной двухтактный инвертор, включенный между ши10
1Г
Составитель Л. Петрова
Техред М. Тенер Корректор Е. Рошко
Редактор Е. Кинив
Заказ 1590/46 Тираж 934
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Подписное
Филиал ППП "Патент", r. Ужтород, ул. Проектная, 4
5 1003349 6 ной положительного напряжения питания. и об- ра, затвор которого подключен к шине прящей шиной, ключевые транзисторы и- н р-типа, мого управляющего сигнала, о т л и ч а ювключенные соответственно между первым шийся тем, что, с целью уменьшения входом выходного двухтактного ннвертора и потребляемой мощности, в него введен р-каобщей шиной и между шиной положительного % нальный МдП-транзистор, сток которого поднапряжения питания н вторым входом выход ключен к второму входу выходного двухносо двухтактного инвертора, причем затворы тактного инвертора, исток — к шине инверс. этих транзисторов подключены к ннформапион- ного управляющего сигнала, а затвор — к иой шине, управляющий инвертор,включенный первому входу выходного двухтактного инвер, между вторым входом выходного двухтактного >0 тора. инвертора и общей шиной, вход которого под- Источники информации, ключен к шине инверсного управляющего . принятые во внимание при экспертизе сигнала, а выход — к первому входу выход. 1. Патент США 1Р 4037114, кл. 307 — 205, ного двухтактного инвертора, и п-канальный 1977. транзистор, включенный между вторым и пер- 15 2. Авторское свидетельство СССР М 725235, вым входами выходного двухтактного инверто кл. Н 03 К 19/08, 1978.
