Множительно-сдвиговое устройство

 

МНОЖИТЕЛЬНб-СДВЙГОВОЕ УСТРОЙСТВО , содержащее блок последовательно-параллельного умножения, коммутатор множимого и счетчик, причем первая группу входов кою4утатора множимого подключена к группе входов ввода, множимого устройства, выходам коммутатора множимого подключены к входам блока последовательно-параллельного умножения соответственно, группа выходов которого подключена i к группе выходов устройства о т-л и ч а: ю ц е е с я тем, что, с целью повьааения надежности и упро- : щения, устройство содержит постоянный запомингиощий элемент, первая группа адресных входов подключена к входам ввода кода константы устройства соответственно, вторая группа адресных входов постоянного запоминакяцего элемента подклю-: чена к выходам счетчика соответственно , счетный вход которого соединен . с управляющим входом устройства, : группа выходов постоянного запоминающего элемента подключена к втоСО рой группе входов коммутатора множимого . с

„„SU„„1013951 А

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ . РЕСПУБЛИК (51) G 06 Р 7/5 4

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ..., . .,;.:г -: -;:"- а

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (54) (57) ИНОЖИТЕЛЬНО-.СДВИГОВОЕ УСТ-РОЙСТВО, содержащее блок последова.тельно-параллельного умножения, коммутатор множимого и счетчик, причем первая группа входов коммутатора множимого подключена к группе входов ввода.множимого устройства, выходы коммутатора множимого подключены к

ВВ . (21) 3383424/18- 24 (22) 06.01.82 (46) 23.04.83. Вюл. Р 15 (72) В.И. Евсеев, Н.В.,Кондрашеви О.A. Гаврилюк (53) 681 ° 3 (088. 8 ) (56) 1„ Авторское свидетельство СССР

Р 271116, кл. G Об F. 7/52, 1965.

2. Авторское свидетельство СССР

9 805307, кл. G 06 F 7/54, 1978 (прототип). входам блока последовательно-параллельного умножения соответственно, группа выходов которого подключена: к .группе выходов устройства, о т- л и ч а ю щ е е с я тем, что, с целью повышения. надежности н упро-: щения, устройство содержит постоян-. ный запоминающий элемент, первая группа. адресных входов которого подключена к входам ввода кода константы устройства соответственно, вто- . рая группа адресных входов постоян-. ного запоминающего элемента подключена к выходам счетчика соответственно, счетный вход которого соединен, с управляющим входом устройства, группа выходов постоянного эапоми- Я нающего элемента подключена к второй группе входов коммутатора множимого.

1013951

50

Изобретение относится к .вычислительной технике, в частности предназначено для выполнения операций умножения и сдвига в быстродействующих цифровых вычислительных машинах..

Известно множительно-сдвиговое устройство, содержащее генератор произведений, преобразователь константы сдвига в параллельный однопозиционный код, сумматоры множительного устройства, регистр множителя. Оно выполняет операции умножения и сдвига на и разрядов 1).

Недостатком такого устройства является малое быстродействие.

Наиболее близким к изобретению по технической сущности является множительно-сдвиговое устройство, содержащее блок последовательно-параллельного умножения с параллельной обработкой и-разрядных групп множимого и m-разрядных групп множителя, счетчик тактов, генератор кратных множимых, преобразователь двоичного кода константы сдвига в однопозиционный код регистра множителя, схему суммирования частичных произведений. Оно производит выполнение операций умножения и сдвига с требуемым быстродействием f2) .

Недостатком известного устройства является пониженная надежность вследствие низкой степени унификации из-за наличия повышенной номенклатуры элементов cxema преобразования константы сдвига в однопозиционный код," сложности схемной реализации из-эа большого числа элементов. и связей по тракту формирования однопоэуционного кода.

Целью изобретения является повышение надежности за счет увеличения степени унификации устройства и упрощение схемной реализации при одновременном сохранении быстродействия.

Поставленная цель достигается тем, что множительно-сдвиговое устройство, содержащее блок последовательно-параллельного умножения,коммутатор множимого и счетчик, причеМ первая. группа входов коммутатора множимого подключена к группе входов ввода множимого,устройст-. ва, выходы коммутатора множимого подключены ко входам блока последовательно-параллельного умножения соответственно, группа выходов которого подключена. к группе выходов устройства, содержит постоянный за- . поминающий элемент, первая группа адресных входов которого подключена ко входам ввода кода константы устройства соответственно, вторая группа адресных входов постоянного запоминающего элемента подключена к выходам счетчика соответственно, счетный вход которого соединен с управляющим входом устройства, группа выходов постоянного запоминающего элемента подключена ко второй группе входов коммутатора множимого.

На чертеже изображена схема множительно-сдвигового устройства.

Устройство содержит блок 1 последовательно-параллельного умножения с параллельной обработкой и-разрядных последовательных групп множимого H m-разрядных параллельных групп q-разрядного множителя, ком15 мутатор множимого 2, постоянный запоминающий элемент 3 (ПЗЭ) и счетчик 4, представляющий собой стандартный комбинационный элемент со счетным входом. Блок 1 последовательно-параллельного умножения состоит из регистра 5 множителя, построенного по последовательно-параллельному принципу, и последовательнопараллельной множительно-суммирующей схемы 6.

Сдвигаемое число хранится в регистре множителя 5 в виде двоичного

q-разрядного кода, на выходах регистра формируется параллельный m-разЗ0 рядный код, поступающий на входы

Й множительно-суммирующей схемы 6, на группу входов с этой же схемы поданы выходы коммутатора 2. На входы i группы коммутатора 2 поступают

35 последовательные и-разрядные группы множимого, на входы группы

3 — и-разрядные последовательные группы однопозиционного кода с выхода постоянного запоминающего элемента (ПЗЭ) 3.

40 Постоянный запоминающий элемент

3 представляет собой модуль ПЗУ и имеет группы адресных входов а, Ь

О и одну группу выходов.

На первую группу адресных входов а поступает параллельный С -разрядный код константы сдвига из устройства управления ЦВМ. На вторую группу входов b поступает параллельный

К-разрядный код номера группы однопозиционного кода с выхода счетчика 4. Наличие номера группы обусловлено принципом действия устройства в целом, т.е. необходимостью преобразования кода множимого в последовательные п-разрядные группы.

Так, при разрядности множимого, равной 16, и n = 4, количество групп равно 4, а IC = 2, т.е. счетчик может быть двухразрядным.

На счетный вход СК счетчика 4 поступает сигнал "+1" из устройства управления ЦВМ.

Назначение ПЗЭ 3 — преобразование константы сдвига в однопозиционный код, последовательные группы

1013951 которого, формируемые ПЗЭ 3, поступают на входы группы коммутатора 2.

Принцип действия устройства состоит в том, что операция сдвига представлена операцией умножения сдвигаемого числа на число, величина которого равна 2, где А — чисА ло разрядов, на которое необходимо сдвинуть код.

При сдвиге влево A имеет положительный знак, при сдвиге вправо— отрицательный, что .определяется состоянием старшего разряда константы сдвига.

Таким образом, следует сформиро- 15 вать по коду константы сдвига однопозиционный код 2 " — при сдвиге влево и 2 " - при сдвиге вправо, 1 - А где r — разрядность множимого.

Однопозиционный код записан в 20

К соседних ячейках ПЗЭ 3 с общей базой адреса, которая равна коду константы сдвига.

С выходов ПЗЭ 3 r-разрядный однопозиционный код последовательными и-разрядными группами поступает на входы j коммутатора 2, который открыт при выполнении операции сдвига для константы сдвига. Число, подлежащее сдвигу, так же как и множитель, поступает на вход регистра множителя 5 из ЦВМ.

-Младшие разряды

Старшие разряды

Направление сдвига

15 14 13 12 11 10 9 8 7 б 5 4 3 2 1 0

0 О. 0 0 0 0 О. 0 1 0 0 0 0 0 О 0

Влево

Вправо

О .0 0,0 Î 0 1 0 О 0,0 0 0 000

Номер группы константы

00

Номер такта выборки

Умножение сдвигаемого числа на

60 однопозиционный код, содержащий единицу в 10 разряде, .соответствует сдвигу этого числа на семь разрядов вправо, причем результатом сдвига являются старшие 16 разрядов произ65 ведения.

Каждый шестнадцатиразрядный однопозиционный код занимает четыре соседние ячейки ПЗЭ. Младшие разряды адресов ПЗЭ соответствуют номеру группы константы таблицы. Старшие разряды — двоичному коду константы сдвига.

В первый такт через коммутатор 2 на .входы множительно-суммирующей схемы б поступают четыре младших разряда однопозиционного кода (0-3 разр.). Во втором такте — вторая группа кода, в третье)л — третья, в четвертом — четвертая группа кода (15-12 разр.).

Объем ПЗЭ 3 есть функция разрядности множимого, разрядности параллельно обрабатываемой группы множимого, разрядности константы сдвига и вычисляется по формуле

Вод - Сод гл

«и, (л) где N — общий объем ПЗЭ;

n — - разрядность параллельной группы множимого; г — разрядность множимого.

Разрядность константы сдвига A вычисляется по формуле

8 = BOQ@VГ л.

Так, для r = 16 и n - =4 имеем

2 = log 16 + 1 = 5; е

N-< % 4- % 6" «4=328.45 .

Предлагаемое устройство может быть реализовано на элементах 533, 133 и 556 .(постоянный запоминающий элемент) серий.

Однопоэиционный код для r = 16, n = 4, A = 7 формируется следующим образом, Разрядность двоичного кода константы E = fog 16+1 = 5. Значение двоичного .кода константы при сдвиге влево — 00111, при сдвиге вправо

10111.

Однопозиционные коды, соответствующие константам, указаны в таблице.

Умножение сдвигаемого числа на однопозйционный код, содержащий еди.-. ницу в восьмом разряде, соответствует сдвигу этого числа на семь разрядов влево. Причем результатом сдвига являются младшие 16 разрядов произведения.

1013951

Составитель В. Кайданов

Редактор Н. Егорова Техред К.Иыцьо Корректор С.. Шекмар

Заказ 3006/58 Тираж .704 Подписное

ВНИИПИ Росударственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

СледуЕт отметить, что схемная реализация рассматриваемого примера на,ПЗУ 556РТ5 большей, чем требуется, емкости позволяет использовать" часть объема ПЗУ в качестве счетчика номера группы константы. При этом номер следующей за данной группой константы записан в ПЗУ, и поступает в виде. обратного адреса на младшие адресные входы ПЗУ через элементы задержки.

1О

Введеиие в предлагаемое множительно-сдвиговое устройство униФицированного .постоянного запоминающего элемента ПЗЭ позволяет заменить, дешифраторы и группы логических эле-.:!5 ментов известного устройства. .В данном устройстве благодаря аппаратурному упрощению схемы преобразования константы сдвига резко

I сокращается количество связей элементов по тракту прохождения сигналов от константы сдвига до коммутатора, что способствует увеличению надежности устройства.

Сохранение последовательно-параллельного принципа построения устройства для умножения позволяет сохранить высокое быстродействие, достигнутое в ранее разработанных известных устройствах.

fIo сравненйю с базовым объектом, реализованным в части преобразования константы сдвига (ЦВМ-Орбита 20) на 11 элементах, в предлагаемом устройстве можно сократить число элементов до 2 шт. (при реализации устройства на ПЗУ емкостью 512х 8 бит), т.е. на 9.