Устройство для вычисления тригонометрических функций

 

о и И с А Н И Е,ОЫ,),7

ИЗОБРЕТЕНИЯ

Союз Советскик

Социалистнческих

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 25.03. 81 (21) 3263054/18-24 (51) М. КЛ. с присоединением заявки ¹â€” (23) ПриоритетВ 06 F 7/544

Государственный кс митет

СССР по делам иэобретений и открытий

153) УДК 681. 3 (088. 8) Опубликовано 070383 Бюллетень № 9

Дата опубликования описания07.03.83

Е. И. Лухнич, E. A. Заковоротнов, П .. 3йфнщ1с>дк, с» н P. К. Орлов

Ъ у (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

ТРИРОНОМЕТРИЧЕСКИХ ФУНКЦИЙ

Изобретение относится к области вычислительной техники и может быть использовано при вычислении промежуточных значений между отсчетами выходной выборки узкополосного сигнала.

Известно вычислительное устройство, содержащее сумматоры-вычитатели, сдвигающие регистры и коммутирующие блоки, работающие по алгоритму двойных итераций (1).

Недостатком этого устройства является низкое быстродействие.

Наиболее близким к предлагаемому является устройство для вычисления тригонометрических функций, содержащее сумматоры-вычитатели, коммутирующие блоки, сдвигающие регистры и вычисляющие выражение вида

Р * А cos(arccos- + О) (1 )

В по.,алгоритму двойных итераций.

Известное устройство позволяет вычислять выражение (1 ) за две операции поворота вектора, например, для определения (интерполяции ) промежуточных значений между отсчетами входной выборки узкополосного сигнала. При этом эа первую операцию отыскивается значение

В

> Н э сccos:t> >

5 затем определяется сумма (Н+ 0) а за вторую операцию поворота вектора определяется значение Р 2 .

Недостатком известного устройства является его низкое быстродействие,. так как такое время реализации нъ практике не всегда допустимо.

Целью изобретения является повышение быстродействия устройства.

Поставленная цель достигается тем, что устройство для вычисления тригонометрических функций, содержащее первый, второй, третий и четвертый сдвигающие регистры, первый, второй, третий, четвертый и пятый коммутирующие блоки, сумматор, первый и второй вычитатели, первый, второй и третий сумматоры-вычитатели, причем разрядные выходы первого сдвигающе.го регистра соединены с группой информационных входов первого коммутирующего бдока, разрядные выходы второго сдвнгающего регистра соединены с.группами информационных входов второго и третьего коммутирующих

ЗО блоков, информационный выход второ1003079 го коммутирующего блока соединен с первым информационным входом nepIIoro вычитателя, выход которого соединен с первым информационным входом первого сумматора-вычитателя, информационный выход которого соединен с первым информационным выходом устройства и со входом старшего раз ряда второго сдвигающего регистра, выход младшего разряда которого со- . единен со вторым информационным вхо° дом первого вычитателя, информацион ный выход третьего коммутатора соединен с первым информационным входом второго сумматора-вычитателя, информационный выход которого соеди нен со вторым информационным выходом устройства, второй информационный вход второго сумматора-вычитателя соединен с информационным выходом второго вычитателя, выход младшего разряда третьего сдвигающего регист,ра соединен с первым информационным входом третьего сумматора-вычитатвля, информационный выход которого соединен с третьим информационным выходом. устройства и со входом стар шего разряда третьего сдвигающего регистра, второй информационный вход третьего сумматора-вычитателя соединен с первым информационным входом угловой константы, разрядные выходы четвертого сдвигавшего регистра соединены с группой информационных входов четвертого коммутирующего блока, содержит пятый и шестой сдвигающие регистры, шестой, седьмой, восьмой, девятый коммутирующие блоки, четвертый, пятый, шестой, седьмой, восьмой и девятый сумматоры" вычитатели и элемент И, причем инФормационный выход первого коммутирующего блока соединен с первым информационным входом первого сумматора, информационный выход которого соединен с четвертым информационным выходом устройства и входом старшего разряда первого сдвигающего регистра, выход младшего разряда чет.. вертого сдвигающего регистра соединен с первым информационным входом четвертого сумматора-вычитателя, второй информационный вход которого соединен с информационным выходом четвертого коммутирующего блока, раэ рядные выходы пятого сдвигающего регистра соединены с группами информационных входов пятого и шестого коммутирующих блоков, информационный выход шестого коммутирующего блока соединен со вторым информационным входом первого сумматора-вычитателя, информационный выход пятого коммути- рующего блока соединен с первым инФормационным входом второго вычитателя, второй информационный вход которого соединен с выходом младшего разряда пятого сдвигающего регист5

2О

25 ра, вход старшего разряда которого соединен с информационным выходом второго сумматора-вычитателя, выход младшего разряда шестого сдвигающего регистра соединен с первым информационным входом пятого сумматоравычитателя, второй информационный вход которого соединен с информационным выходом седьмого коммутирующего блока, разрядные выходы шестого и четвертого сдвигающих регистров соединены с группами информационных входов соответственно седьмого и ,восьмого коммутирующих блоков, информационные выходы четвертого и пятого сумматоров-вычитателей соединены с первыми информационными входами соответственно шестого и седьмого сумматоров-вычитателей, вторые информационные входы которых соединены с первыми информационными вхо» дами соответственно восьмого и девятого сумматоров-вычитателей и информационными выходами соответственно девятого и восьмого коммутирующих блоков, вторые информационные входы восьмого и девятого сумматоров-вычитателей соединены с информационными выходами соответственно шестого и седьмого сумматоров-вычитателей, информационные выходы восьмого и де30;вятого сумматоров-вычитателей со единены соответственно с пятым и шестым информационными выходами уст. ройства и со входами старших раэря" дов соответственно четвертого и

3% шестого сдвигающих регистров, разрядные выходы шестого сдвигающего регистра соединеныс группами информационных входов девятого коммутирующего блока, знаковые входы первого, 4Q второго, шестого и седьмого сумматоров-вычитателей и первый вход элемента И соединены с первым управляющим входом первого операнда устройства, знаковые входы третьего, восьмого и девятого сумматоров-вычитателей и второй вход элемента И соединены со вторым управляющим входом второго операнда устройства, знаковые входы четвертого и пятого сумматоров-вычитателей соединены с выходом элемента И.

-На чертеже показана структурная схема арифметического устройства.

Устройство содержит с первого . по шестой сдвигающие регистры 1, 2, 4 5 H 6,c IIepaoro IIO Ital@ ком мутирующие блоки 7-11, сумматор 12, первый и второй вычитатели 13 и 14, первый-девятый сумматоры-вычитатели

15-23, седьмой-девятый комаутиру60 ющий блоки 24-26, шестой коммутирующий блок 27, элемент И 28, первый информационный вход угловой постоянной 9 29, первый управляющий вход первого оператора устройства 30, второй управляющий вход BTopoz o oIIG»

100 30 79 ратора устройства 31, с первого по шестой информационные выходы устрой-. ства 32-37.

Устройство содержит шесть сдвигающих регистров, девять коммутирующих блоков, два -вычитателя, сумматор и девять сумматоров-вычитателей. Сдвигающий регистр 1 соединен в кольцо с сумматором 12, сдвигающий регистр

2 соединен в кольцо с вычитателем

13 и сумматором-вычитателем 15,. сдви- !О гающий регистр 5 соединен в кольцо с вычитателем 14 и сумматором-вычитателем 16, сдвигающий регистр 3 соединен в кольцо с сумматором-вычитателем 17, сдвигающий регистр 4 .: 15 соединен в кольцо с сумматорами-вычитателями 18, 20, 22, сдвигающий регистр 6 Cоединен в кольцо с сумматорами-вычитателями 19, 21 и 23. Сдвиговие выходы сдвигающих регистров 1, 20

2;,.5, 4 и 6 соединены с соответствующими входами коммутирующих блоков . 7, 8 и 9, 11 и 27,.10 и 25, 24 и 26 соответственно. Выходы коммутирующих блоков 8 и 11 соединены со вторыми 25 входами вычитателей 13 и 14 соответственно, выходы блоков 27, 9 - со вторыми входами сумматоров-вычитателей 15 и 16 соответственно, выход ко у ру щего блока 7 соед нен со 30 вторым входом сумматора 12, выходы коммутирующих блоков 10 и 24 соединены со вторыми входами сумматороввычитателей 18 и 19 соответственно, а выходы блоков 26 и 25 — со входами сумматоров-вычитателей 20, 22

35 с и 21, 23 соответственно, второй вход сумматора-вычитателя 17 соединен со входом устройства 29. Управляющие входы сумматоров-вычитателей 15, 16, 20, 21 и первый вход элемента И 28 40 соединены со входом устройства для первого оператора, а управляющие входы сумматоров-вычитателей 17, 22, 23 и второй вход элемента И 28— со входом устройства для второго 45 оператора. Выход элемента И 28 подключен к управляющим входам сумматоров-вычитателей 18 и,19. Выходы сум-, iматора 12 и сумматоров вычитателей . 15, 16, 17, 22 и 23 являются выхода- 50 ми у,тройства 35, 32, 33, 34, 36 и

37 соответственно.

При вычислении соотношения (1) работу устройства можно описать алго-55 ритмом

° м +» ° 2 +,. 1:2 113 у. у; - у;2 + а„ .х;2 .Ъ. + 1t2-2(1-1) %2 ìÜ х111 х,- х. - а у.

P + Д22<121 60, а. s1gn(z; - х; ), (2) ф -ef - Ь;,(, s1ng9@, ° (- ) (, 2p

У111.1 У1 Y„. a„ h; 2 + x ° а. 2 +

1 1

+ х b 2 (12)

1 1

1 х. х, - х; а. Ь 2 1(. 1 1 1" 1 „.1 У ° а1

° Ь 2 ("

-У„„ в

2arctq 2 где а- и b„- — операторы направления поворбта векторов.

Исполнительный алгоритм получается из произведения матриц плоского вращения вектора fх, у

При вычислении соотношения (1 ) задаются следующие начальные условия .

М. у у 0" х С х А М

1 л Ф л t

В, g„= О.

При у, --ф О устройство реализует следующие преобразования. г у = у, cosgarccos + О)+

Z1

"т

+ x,e in (arccos + О ), 1 х x cos P rccos + D)

z1 1 Х1 у оп аrccos + О), 4 х

Устройство работает слепукнчим образом.

Текущие значения х;, у), z;, 1 ; и

x„, у. хранятся в соответствующих регистрах 2, 5, 1, 3, 4 и 6. С началом очередной итерации по команде из устройства управления коммутирующие блоки соединяют свои выходы с выходами соответствующих сдвигающих регистров так, что на выходах коммутирующих блоков 7, 8, 11 10 и 24 при сдвиге инФормации в регистрах появляются операнды, сдвинутые на 2(i-2)-разряда, на выходах коммутирующих блоков 27, 9 — операнды, сдвинутые на (i-3)-разряда, а на выходах коммутирующих блоков 26 и 25 операнды, сдвинутые на (i-2)-разряда. На управляющие входы сумматороввычитателей 16, 15, 20 и 21 из устройства управления по входу 30 подается сигнал, соответствующий а, па управляющие входы сумматоров-вычитателей 17, 22, 23 — сигнал по входу

31, соответствующий Ь„, а на управляющие входы сумматоров-вычитателей

18 и 19 - сигнал, соответствующий произведению а Ь, вырабатываемяй элементом И 28.

1 э

В соответствии с сигналоВ1 управления сумматоры-вычитатели настраиваются на выполнение итераций по алгоритму 1 2). При сдвиге информации значение х„ с.выхода регистра 2 поступает на вычитатель 13, в котором. иэ него вычитается величина х; 2 2 "™, поступающая с.выхода коммутирующего блока 8, значение (x; х1 2 (>- 7 ) с выхода вычитателя 13 поступ ет на вход сумматора-вычитателя 15, в ко1003079 тором в соответствии с а„ вычитается (суммируется) с y+2 " ; поступающим с выхода коммутирующего блока

27. Значение х 4, получающееся на выходе сумматора-вычитателя 15, поступает на вход регистра 2 для хранения и через выход 32 в устройство управления для определения а;,,, Значение уУ с выхода регистра 5 поступает на вычитатель.14,.в котором вычитается с у ° 2 ", посту-. пающим с выхода коммутиру ч1Кго бло.ка 11, значение (yf - у» ° 2 <" ) . с выхода вычитателя 14 поступает на вход сумматора-вычитателя 16, в котором в соответствии с a" суммирует- ся (вычитается) с х> 2 ("-З), поступающим с выхода коммутирующего блока 9, значение у „„, получающееся на выходе сумм»тора-вычитателя 16, поступает на вход регистра 5 для хранения и на выход устройства 33.

Значение z; с выхода регистра 1 поступает на су»матор 12, в котором суммируетея с „ 2 (",поступающим с выхола коммутирующего блока 7, зна чение z-+, получающееся на -выходе

Мсумматора 12, поступает на вход регистра 1 для хранения и через выход

35 z» устройство управления для опре» деления а14.4 . Текущее значение угла

Q с выхода регистра 3 поступает на вход сумматора-вычитателя 17, где в соответствии с b иэ него вычитается (к нему прибавляется) угловая постоянная с „, поступающая из запоми нающего устройства по входу. 29> OII-q с выхода сумматора-вычитателя, 17 записывается в регистр 3 и через выход 34 поступает в устройство управления для определения

Одновременно значение х„ с выхода регистра 4 поступает на сумматорвычитатель 18, в котором, в соответ ствии с произведением à b,âû÷èòàåòñÿ (суммируется) с х„" 2 + ",. поступающим с первого выхода коммутирутиего бло-, ка 10, значение (х ° - х"а ° b„. 2 " с выхода сумматора-вычйт теля 18 поступает на вход сумматора-вычитателя 20, в котором в соответствии с а, вычитается (суммируется) с у;-2 (), поступающим с выхода ком мутируюиего блока 26 значение (x - х ° а ° Ь 2 ""@- у. а- 2 )c выхо1 1 1 :4 1 да сумматора-вычитателя 20 поступает на вход сумматора-вычитателя 22, в котором в соответствии с Ь„ вычитается (суммируется) с уЛ 2- (" -), IIO. ступающим с выхода коммутирующего блока 26, значейие х; » с выхода сумматора-вычитателя 22 поступает на вход регистра 4 для хранения и на выход устройства 36.

Значение y c выхода регистра

6 поступает нэ сумматор-вычитатель

19, в котором s соответствии с произ»

Формула изобретения

35 У тройство для вычисления тригонометрических функций, содержащее первый, второй, третий и четвертый сдвигающие регистры, первый, второй, третий, четвертый и пятый коммутирующие блоки, сумматор, первый и второй вычитатели, первый, второй и третий сумматоры-вычитатели, причем разрядные выходы первого сдвигающего регистра соединены с группой инс формационных входов первого коммутирующего блока, разрядные выходы второго сдвигающего регистра соединены с группами информационных входов вто рого и третьего коммутирующих блоков, информационный выход второго коммутирующего блока соединен с пер-вым инФормационным входом первого вычитателя, выход которого соединен с первым информационным входом первого сумматора-вычитателя, информационный выход которого соединен с первым информационным выходом устрой ства и с входом старшего разряда второго сдвигающего регистра, выход младшего разряда которого соединен со вторым информационным входом первого вычитателя, информационный выход третьего коммутатора соединен с первым информационным входом второго сумматора-вычитателя, информационный выход которого соединен со вторым информационным выходом устройства, второй информационный вход второго сумматора-вычитателя соединен с информационным выходом второго вычитателя, выход младшего разряда ведением а„Ь вычитается суммирует ся) c„y 4- », постчпающим с выхода коммутиру иего,блока 24, значение (y„ - у„- а; Ь-2 (1 ) с выхода сумматора-вычитателя 19, поступает на вход сумматора-вычитателя 21, в котором в соответствии с а; суммируется (вычитается) с х„ -2 (1- -, гоступанюим с выхода коммутируюшего блока 25, значение: - у. а Ь 2 (" + х а ° 2 1 )

1 1 1 1 4 .» с выхода суммматора-вычитателя 21 поступает на вход сумматора-вычитателя 23, в котором в соответствии с Ь„ .суммируется (вычитается) .с х„ 2 (, поступающим с выхода ком15 мутирующего блока 25, значение у;+

g выхода сумматора-вычитателя 23 по ступает на вход регистра 6 для хранения и на выход устройства 37. !Затем процесс продолжается до

20 набора заданного числа итераций.

Эффективность изобретения заключается в сокращении времени интерпо<ляции гармоническго сигнала более, чем в два раза, при увеличении объема оборудования примерно в полтора раза.

100 3079

10 третьего сдэигающего регистра соединен с первым информационным входом третьего сумматора-вычитателя, информационный выход которого соединен с третьим информационным выходом устройства и с входом старшего разряда третьего сдвигающего регистра, второй информационный вход третьего сумматора-эычитателя соединен с первым информационным входом угловой константы, разрядные выходы четверто- 10

ro сдвигающего регистра соединены с группой информационных входов четвертого коммутирующего блока, о т л ич а ю щ е е с я тем, что, с целью. повышения быстродействия устройства, 15 оно содержит пятый и шестой сдвигающие регистры, шестой, седьмой, восьмой, девятый коммутирующие блоки, четвертый, пятый, шестой, седьмой, восьмой и девятый сумматоры-вычитатели и элемент И, причем информационный выход первого коммутирующего блока соединен с первым информационным входом первого сумматора, информационный выход которого соеди- 25 нен с четвертым информационным выходом устройства и входом старшего разряда первого сдвигающего регистра, выход младшего разряда четвертого сдвигающего регистра соединен с первым информационным входом четвертого сумматора-вычитателя, .второй информационный вход которого соединен с информационным выходом четвертого коммутирующего блока, разрядные выходы пятого сдвигающего регистра соединены с группами информационных входов пятого и шестого коммутирующих .блоков, информационный выход шестого коммутирующего блока соединен со вторым информационным входом 40 первого сумматора-вычитателя, информационный выход пятого коммутирующего блока соединен с первым информационным входом гторого вычитателя, второй информационный вход которого 45 соединен с выходом младшего разряда пятого сдвигающего регистра, вход старшего разряда которого соединен с информационным выходом второго сумматора-вычитателя, выход младшего разряда шестого сдвигающего регистра соединен с первым информационным входом пятого сумматора-вычитателя, второй информационный вход которого соединен с инФормационным выходом седьмого коммутирующего блока, разрядные выходы шестого и четвертого сдвигавших регистров соединены с группами информационных входов соответственно седьмого и вось . мого коммутирующих блоков, информационные выходы четвертого и пятого сумматоров-вычитателей соединены с первыми информационными входами соответственно шестого и седьмого сумматоров-вычитателей, вторые информационные входы которых соединены с первыми информационными входами соответственно восьмого и д вятого сум маторов-вычитателей и информационными выходами соответственно девятого и восьмого коммутирующих блоков, вторые информационные входы восьмого и девятого сумматоров-вычитателей соединены с информационными выходами соответственно шестого и седьмого сумматоров-вычитателей; информационные выходы восьмого и девятого сумматоров-вычитателей соединены соответственно с пятым и.шестым информа ционными выходами устройства и с входами старших разрядов соответственно четвертОГо И шестого сдэигающих регистров, разрядные выходы шестого сдэигающего регистра соединены с группами информационных входов девятого коммутирующего блока, знаковые входы первого, второго, шестого и седьмого сумматоров-вычитателей и первый вход элемента И соединены с первым управляющим входом первого операнда устройства, знаковые входы третьего, восьмого и девятого сумматоров-вычитателей и второй вход элемента И соединены со вторым управляющим входом второго операнда устройства, знаковые входы четвертого и пятого сумматоров-вычитателей соединены с выходом элемента И.

Источники информации, принятые во внимание при экспертизе

1. Лвторское свидетельство СССР

9 697994, нл. G 06 F 7/544, 1976.

2 ° ABTopcFQB свидетельство СССР

Р 445042; кл. G 06 F 7/38, 1973 (прототип).

1003079

Составитель В. Венцель

Редактор Г. Волкова Техред И.Тепер Корректор О. Билак

Заказ 1554/32 Тираж 704 Подписное

ВНИИПИ Росударственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Рауыская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4