Устройство для вычисления квадратного корня
СОЮЗ СОВЕТСКИХ вЂ” СОЦИАЛИСТИЧНжИХ
РЕСПУБЛИК
ОПИСАНИЕ ИЗОБРЕТ
К A 5 TOP C1IDMIV C ENT%IV
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
IlO:ÄÅËAÌ. ИЗОБРЕТЕНИЙ И (ЛНРЫТИЙ (21) 3302387/18 -24 (22). 19.06.81 . (46) 30..04.83:. Бюл. Ф 16 (.7.2) .А .И . Стасюк, (71):- Киевский ордена Трудового Крас. наго .Знамени. институт инженеров.- граж.данской авиации (53.): 681.-3(088.8 ) (56) 1 .. Авторское. свидетельство СССР
Н . 857981,:.кл. 6 О6-F 7/.552, 1979.. .2.:. Авторское свидетельство СССР по заявке М- 3301258/18-24, кл. G- 06. F 7f 552,-,.1 8;, 06. 81 (прототип) . (54)(57) Устю ойство для вычисления
КВАДРАТНОГО: КОРНЯ, содержащее два.: ссумматора, сумматор"вычитатель, распределитель импульсов, два регистра сдвига, блок: формирования слагаейых, блок формирования вычитаемого, блок.
:формирования . сигнала-удвоения, блок..анализа и элемент ИЛИ,. прйчем блок формирования слаГаемых содержит груп.пы.элементов. И:, первые входы которых .подключены к -входам соответствующих. разрядных значений операндов nepaqA группы устройства,:выходы блока фор:мирования слагаемых и первого регист.ра сдвига соединены с входами первого сумматора,.выходы разрядов которого соединены с.первой группой входов блока формирования сигнала удвоения и первой группой информационных входов сумматора"вычитателя, выходы переноса первого сумматора соединены с входами элемента ИЛИ, выход второго сумматора соединен с выходом устройства и с информационными входами второго регистра сдвига и блока формирования ва:читаемого, выходы которого соединены с второй группой входов. блока форми„„SU„„1015379 Д рования сигнала удвоения и с второй группой информационных входов сумма" тора-.sыuиxaтeля, выходй разрядов которого соедийены е-..входами разрядов пер-;
:вого регистра сдвига,- управляющий вход которого соединен с .первым управляющим: входом устройства и входом рас" .пределителя импульсов, выходы .которо го..ñàåäèíåíû с управляющими входами блока формирования вычитаемого, вто" .ycN:óïðàâëÿþùèé вход устройства сое- . дийен с управляющим входом второго ре" .гистра сдвига, выход блока формирова" ния:сигнала удваения соедийен с:пер-. вым управляющим входом сумматора-вычитателя и с первым вкодом блока ана- I лиза, выход элемейта ИЛИ соединен с .входом младшего разряда второго сумматора и вторым входои блока айализа, выход переноса сумматора"вычитателя :соединен с третьим входом блока
- анализа, четвертый вход которого полкюарчен к первому управляющему входу устройства, .первый выход блока аналйза соединен с вторым управляющим . входом сумматара"вычитателя, второй
lack выход блока анализа соедийен с вхо:дом младшего разряда второго регист- ©
: ра:сдвига,. третий выход блока анализа соединен с входом младшего разряда второго сумматора, о т л и ч а ю .щ е е с и .тем,: что, с целью расши-. рения функциональных возможностей путем извлечения квадратного корня из .суммы парных произведений, вторые входы элементов И групп блоКа формирования слагаемых соединены с входами значений операндов второй группы устройства, выходы элементов И групп блока формирования слагаемых являются выходами блока формирования сла -аемых
1 10153
Изобретение относится к вычислительной технике и может быть применено в спецпроцессорах или в комплексе с цифровой вычислительной машиной для оперативного вычисления корня квад5 ратного из скалярного произведения двух К-мерных векторов.
Известно устройство для йзвлечения квадратного корня, содержащее (и-1) группу последовательно соединенных одноразрядных сумматоров, группу сумматоров по модулю два, группу элемен- тов ИЛИ, группу элементов НЕ, (и-2) дополнительные группы сумматоров по модулю два, генератор единиц и группу 15 из (и-2) элементов И, причем выход каждого j-го одноразрядного сумматора (1+1)-й группы (j=1,2,,п-1+1, = 1,2,...n-1) соединен с первым входом () -1 ) -го одноразрядного сумматора 20
i -й группы f П, Недостатком известного устройства являются ограниченные функциональные возможности из-за того, что в извест- ном устройстве вычисляется только квадратный корень одного операнда.
Наиболее близким к предлагаемому по технической сущности является устройство для вычисления квадратного корня, содержащее два сумматора, сумматор-вычитатель, распределитель импульсов, два регистра сдвига, блок формирования слагаемых, блок формирования вычитаемого, блок формирования сигнала удвоения, блок анализа и эле-. мент ИЛИ, причем блок формирования слагаемых содержит группы элементов И, первые входы которых подключены к входам соответствующих разрядных значений операндов первой группы устройства, а выходы блока формирования слага«40 емых и первого регистра сдвига . сое- . динены. с входами первого сумматора Г21, Недостатками известного устройства являются ограниченные функциональные возможности, определяемые тем, что в устройстве вычисляется корень квадратный из суммы квадратов операндов, а не из суммы парных произведе-, ний.
Цель изобретения - расширение функциональных возможностей устройства для вычисления квадратного корня путем извлечения квадратного корня из суммы парных произведений. .указанная цель достигается тем, 55 что в устройстве для вычисления квадратного корня, содержащем два сумматора, сумматор-вычитатель, распреде79 1 литель импульсов, два регистра сдвига, блок формирования слагаемых, блок формирования вычитаемого, блок.формиро-. ванйя сигнала удвоения, блок анализа и элемент ИЛИ, причем блок формирования слагаемых содержит группы элементов И, первые входы которых подключены к входам соответствующих разрядных значений операндов первой групйы устройства, выходы блока формирования слагаемых и первого регистра сдвига соединены с входами первого сумматора, выходы разрядов которого соединены с первой группой входов блока формирования сигнала удвоения и первой. группой информационных входов сумматоравычитателя, выходы переноса первого сумматора соединены с входами элемента ИЛИ, выход второго сумматора соединен с выходом устройства и с.информационными входами второго регистра сдвига и блока формирования вычитаемоro, выходы которого соединены с второй группой входов блока формирования сигнала удвоения и с второй группой информационных входов сумматора-вычитателя, выходы разрядов которого соединены с входами раЗрядов первого регистра сдвига, управляющий вход ко" торого соединен с первым управляющим входом устройства и входом распределителя импульсов, выходы которого соединены с управляющими входами блока формирования вычитаемого, второй управляющий вход устройства соединен с управляющим входом второго регистра сдвига, выход блока формирования сигнала удвоения соединен с первым управляющим входом сумматора-вычитателя и с первым входом блока анализа, выход элемента ИЛИ соединен с входом младшего разряда второго сумматора и вторым входом блока анализа, выход переноса сумматора-вычитателя соединен с третьим входом блока анализа, четвертый вход которого подключен к первому управляющему входу устройства, первый выход блока анализа соединен с вторым управляющим входом сумматора-вычитателя, второй выход блока анализа соединен с входом младшего разряда второго регистра сдвига, третий выход блока анализа соединен с входом младшего разряда второго сумматора,. вторые входы элементов И г..угрупп блока формирования. слагаемых соединены с входами значений операндов второй группы устройства, а выходы элементов И групп блока формиро"
379 4 первому управляющему входу 10 устройства. Выход элемента .ИЛИ 7 соединен с входом младшего разряда второго сумматора .12 и вторым входом блока 6 анализа, первый выход которого подключен к второму. управляющему входу сумматора-вычитателя 2, второф выход блока 6 аналйза соединен .с входом младшего разряда второго регистра 8 сдвига,.а третий выход блока 6 аналйэа соединен с входом младшего разряда
:второго сумматора 1<. Вторые входы
: 14 элементов И 15 rpynn блока 3 Фор,. мирования слагаемых соединены с вхо .дами значений операндов.второй груп,.пы устройства, а выходы элементов
: И 15 групп блока:3 формировайия сла. гаемых являются его выходами.
Работу устройства вычисления квадратного корня при реализации опера ции вида ot.= x„y +õ2ó + "+хкук представленной как х.,у„+х у- .... +
+х у -eL+ 0 и записанной в разрядной форме оч о9 о о. х» у +х2у2+» ° . ° +хну = 3 (1) поясним на конкретйом примере, где
М 1 2
yj о
Х- = .1
3 1015 вания слагаемых являются выходами бло- ка формирования слагаемых.
На чертеже представлена схема устройства для вычисления квадратного корня.
P Ф.
Устройство, содержит два сумматора
f и 1, сумматор-вычитатель 2, блок
3 формирования слагаемых, блок 4 фор мирования вычитаемого., блок 5 формирования сигнала удвоения,. блок 6 àíà" to лиза, элемент ИЛИ 7, два регистра 8., . У . 8 сдвига, распределитель 9 импуль-: сов, первый уйравляющий вход 10 устройства, второй управляющий вход 11 устройства, выхо 12 устройства, и
К-входных шин., 13 .(j l 2,...n) (s = 1 2,...К) и Квходов 14 ((=
= 1,2,...и):операндов второй группы.
Блок 3 Формирования слагаемых содержит группу элементов И 15, первые зе входы которых подключены к входам соответствующих разрядных значений входных шин 1,3 операндов первой группы устройства. Выходы блока 3. Формирования слагаемых и первого регист- Й .-ра 8„-сдвига соединены с входами первого сумматора 1„, выходы разрядов. которого. соединены с nepsoA группой входов блока 5 формирования сигнала удвоения и первой группой информа-: ционных входов сумматора-вычитателя 2.
Выходы переноса -первого сумматора сое-. динены с входами элемента ИЛИ 7. Выход второго сумматора 1 соединен с выходом 12 устройства, с информационЗЭ ными входами второгс регистра .82 сдвига и блока 4 формирования вычитаемого, выходы которого соединены с второй группой входов блока 5 формирования сигнала удвоения и с второй группой информационных входов сумматора-вычитателя 2, подключенного своим выходом к входу первого регистра 8 сдви1 га. Первый управляющий вход 10 устройства соединен с управляющим вхо-, дом nepaoro регистра 8 сдвига и входом распределителя 9. импульсов, выход которого соединен.с управляющим входом блока 4 формирования вычитае-.. мого.. Второй управляющий вход 11 уст-: Ф 50 роиства соединен с .управляющим входом второго регистра 8 сдвига. Выход блока 5 формирования сигна уд-. воения соединен с первым управляющим входом сумматора"вычитателя 2 и пер" вым входом блока 6 анализа. Выход пе- реноса сумматора-вычитателя 2 соединен с третьим входом блока 6 анализа, четвертый вход которого подключен к, n +
j=1ß.,,k, 1= сА 3 ... c4 и ч 2 2в- 1 2п
О=О 0.-0 О, разрядные векторы, представляющие собой разрядное изображение у, oL и 0 соответственно
1 разрядные матрицы, представляющие собой разрядное изображение х, и сС при и 3.
Запишем выражение (1) в развернутом.виде при n = 4 и К = 3
1015379
0
3
4
0
0
0
8 .0 (2
Обозначим в выражении (2) векторы ч 1 2 rt +. 20
X) Х Х е о о Х ) 1 р2 ° ° ° К И
3 векторы, составленные из компонент
A i = 1,2,...n вектора неизвестных dL
oL =0 oLoL oCоС1 и ч(4) т г З з ч (") t
Каждйй )-й разряд оС искомого ве сто-: з ра с(, определяется по выражению
1 1.) =1
0 пРи f(1) ,2,е „,П (3) 1 где f - значение переноса из cty((i)
ЧГ1 шего разряда вектора х", определяемого по выражению
<(z) 11 ) 22 ч {З) <З> -о(Я . "„()»"„< -) - )(.,.« 11\,1 1 22 кк0 й(1)Е(1) (4) Е< ) - величина, принимающая значения ® 2-(-<2 У 2 (2) nW 6-") = 0. (Ч <01 Когда i 1, х О, Е )=1 При реализации вычислений в соответс )вии с (3}" (5) возможен также один.. из двух случаев. Если при 1-й реализации выражения (4) и,соответственно (3) оказалось, что с .1 = О, а при последующей реализации выражения (4) (т.е. = 1+1) значение, переноса из старшего разряда ВЕКт (+ т! (1) «1 ч 1+1 зИ. 1 1 1 2 2 .v )+11 +...+х v 1 равно единице, то приник к/ мается, что оУ =. 1 и вычислительный процесс продолжается аналогично (3)(5) ° Если в результате )-го, вычисления . по выражениям .(3), (4) oL я 1, а при последующей (1+1)-й,реализации выражения (4),вектор М (+") = Р") + - (ч 1+ ч 1+1 ч 1+1 яЯ („» +х» +...»xÄ»х) болыше или равен удвоенному вектору ф(+" б, т.е. выполняется неравенство з(1+1), 2) с(В р (6) то далее а»ранение (4) реализуется с удвоенным вектором Ы(+"), значение оС>+" .считается .равным нулю, а к значению Ы добавляется единица. 8 основу критерия выполнения второго случая при ().+1)-й реализации, выражения (4) положено следующее: oE .= 1, а также старший (начинря с первого) 7 10153 разряд а(, вектора k(+" равен единице (т е " = 0 2 = ... =е(п "= 0,е(" = 1) при равенстве единице m-го разряда вектора s < +") Работа устройства для вычисления .$ квадратного корня при реализации опе1 2 2 1 . и, происходит следующим образом. В исходном, состоянии регистры ф сдвига 8 и 8 обнулены и на выходе блока 4 формирования. вычитаемого обV разуется значение вектора eL, которое поступает на второй вход сумматора-вычитателя 2. С первого выхо- 1$ да блока 6 анализа поступает единич-. ный сигнал на,второй управляющий . вход сумматора-вычитателя 2, настраивая его тем самым на режим вычита- . ния. На первый 11 3, второй 13, и 2в т,.д. и-й 13>- разряды К-входных шин Ф3 подаются соответственно разряды 2 3 l1 v 2<,х,х и т.д. х векторов х, на первый 14, второй 14., и т.д„-14@ 1 входы подаются первые разряды у 2$ у Ч V V и т.д. у „. векторов у, у2,...ук соответственно. В схеме происходит переходной процесс, после окончания которого на выходах групп элементов И 15 блока 3. формирования слагаемых 1щ ч оЬразуются векторы х ° у, поступаю-. щие на входы первого сумматора 1 . В первом сумматоре .1,„ реализуетая ч 1 . сумма векторов х у, которая поступает на первый вход сумматора-вычита3$ теля 2, в котором по выражению (4} М!г 1 определяется вектор х ", поступающий на вход первого регистра 8 1 сдвига, а на .выходе переноса старшего разряда сумматора-вычитателя 2 по выражению (3) образуется значение старшего разряда cL искомого вектора с, которое поступает на третий вход Ьлока б анализа. После этого на первый управляю" щий вход 10 оодается импульс, по переднему фронту которого реализуется запись. в блок 6 анализа значения о6" и запись в первый регистр 8 „ сдвига ч i значения х "1, а по заднему фронту импульса реализуется сдвиг информации в сторону старших разрядов на один разряд в первом регистре 8„ сдвига. После этого на входы 14„, 14 ...14) oopayce ouepepuue аиаиеч V Ч ния у2,,... векторов у„, у ...у 1 соответственно и в устройстве снова идет переходной процесс. В это время через промежуток i (равный времени суммирования во втором сумматоре 1 ) 79 после подачи первого импульса на второй управляюций вход 11 подается второй импульс, по переднему фронту которого значение с второго выхода блока 6 анализа записывается в младший (и+1) -й разряд второго регистра 8 сдвига, в и старших разрядов которого записывается информация с выхода второго сумматора 1,по заднему фронту 1, реализуется в нем сдвиг информации . на один разряд в сторону старших разрядов и добавляется единица в распределитель импульсов. При этом с первого выхода блока 6 анализа поступает нулевой сигнал "Сложения" или единичный сигнал "Вычитания" на второй управляющий вход сумматора-.вычитателя 2, а на выходе блока 4 формирования вычитаемого образуется значение очередного вектора 3 2 . После окончания переходного процесса на выходе первого сумматора 1„ образуется сумма К V(q1 т — V 2 х и х у, на выходе сумматораЯ=1 вычитателя 2 по (4) - вектор х 2 1, на выходе переноса старшего разряда его в соответствии с (3) очередное значение о искомого вектора ф, а на управляющие входы 10 и 11 и на входы 14 q nодаются соответст.венно очередная пара импульсов и зяаЭ чения очередных разрядов у векторов у . Таким образом, после подачи на входы 10 и 11 и пар импульсов, во втором регистре 8z сдвига и соответствен но на выходе 12 устройства образуются значения и разрядов искомого вектора . с(..Если в результате поступления на управляющие входы.10 и 11 J-пар им" пульсов значения, = О, а после окончания переходного процесса в схеме оказалось, что на одном из выходов переноса старшего разряда первого сумматора 1 образовался единичный сиг1 нал, то он через элемент ИЛИ 7 поступает на вход младшего разряда, второго сумматора 1, благодаря чему @ становится равным единице. Кроме того, этот сигнал через второй вход и первый выход блока 6 анализа поступает на второй управляющий .вход сумматоравычитателя 2, настраивая его тем самым в соответствии с (5) на вычитание. Далее вычислительный процесс продолжается аналогично вышеописанному. Если в результате прступления j пар импульсов значение 9 = 1, а после окончаСоставитель А. Стасюк Редактор А. Власенко Техред С.Мигунова Корректор С. Шекмар Заказ 3217/46 Тираж 706 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Филиал Ilflfl "Патент", г. Ужгород, ул. Проектная, 4 9 10153 ния переходного процесса оказалось, что значение m-ro разряда (m=1,2. ..j) первого сумматора 1 равно единице при условии, что значение m-го разряда искомого вектора с1. также равно ч единице при равенстве нулю значений всех предшествующих разрядов, т.е. о"= oL= о = 0, . то в этом слут1 чае на выходе блока 5 формирования I сигнала удвоения образуется единичный 10 сигнал, поступающий на первый вход блока 6 анализа и первый управляющий вход сумматора-вычитателя 2. Благодаря этому вектор с 1 ), поступающий с выхода блока 4 формирования вычи" IS таемого на второй вход сумматора-вычитателя 2, сдвигается в нем в сторону старших разрядов на один разряд и выражение (4) реализуется соответственно с удвоенным вектором о -, 2о ч (+11 При этом, если на выходе переноса старшего разряда сумматора-вычитателя 2 образуется единичный сигнал, то он после подачи импульса на первый управляющий вход 10 поступает через 25 третий выход блока 6 анализа на вход младшего разряда второго сумматора 12, 79 1О т.е. в этом случае к значению .d >= 1 добавляется еще единица, очередное значение ф1+ = О, а на первом выходе блока 6 анализа образуется единичный сигнал, неустраивающий сумматор-вычитатель 2 на вычитание. Бсли на выхо. де переноса старшего разряда сумматора- вычитателя 1 образовался нулевой сигнал, то после поступления импульса на первый управляющий вход 10 на втором, третьем и первом выходах блока 6 анализа образуются соответственно единичный и нулевые сигналы, что соответствует с . + = 1, к значению oL = 1 ничего не добавляется, а сумматор-вычитатель 2 настраивается на. сложение. После этого. вычислительный процесс продолжается аналогично вышеописанному. Преимущество предлагаемого устройства перед прототипом заключается в том, что оно позволяет осуществлять вычисление квадратного корня иэ суммы парных произведений, в то время,как в прототипе осуществляется лишь вычисление квадратного корня иэ суммы квадратов операндов..
