Микропрограммное устройство управления

 

1. МИКРОПРОГРАММНСЕ УСТРОЙСТВО УПРАВЛЕНИЯ, сопержащее блок па:мяти микропрограмм, выхоц которого соединен с первым информационным вхоцом регистра микрокомана, блок проверки условий, первый информационный ахоц которого соецинен с выхоцом триггера перехода, установочный вхоа которого соецинен с выходом дешифратор команды перехода, регистр адреса возврата , отличающееся тем, что, с целью сокращения оборудования, оно содермсит счетчик адреса, коммутатор, триггер возврата, цещнфр(аторы микроопераций , признака условного перехода, команды послеврзвратных операций и команды возврата, причем выход дешифратора команд послевоавратных операций соединен с входами сброса триггеров перехода и возврата, выход последнего подключен к второму информационному нхоцу блока проверки условий, первый и второй выходы которого подключены соответственно к счетному и установочному входам счетчика адреса, выход которого соецинен с информационным входом регистра адреса возврата и адресным входом блока памяти возврата и адресным входом блока памяти микропрограмм, выход .которого соединен с первым управляющим входом блока проверки условий, с первым информационным входом коммутатора и с входом дешифратора пряэна са условного перехода, выход которого соединен с BTOf,iM управляющим вхоаом блока проверки условий и с вторым информационным ВХОДСЖ1 регистра микрЕжоманц, первый выход которого соединен с информационными входами аешифраторсш команды перехода, команды nocqeBoaapaiw ных операций, команды возврата и микроопераций , второй выхоц - с управляющими входами дешифраторов команды перехода, послевозвратных операций и микроопераций , выход последнего соединен с операционным выходом устройства, выхос) дешифратора команды возврата соединен с установочным входом триггера возврата и с управляющим входом коммутатора, выход которого соединен с информацнсжным входом счетчика адреса, а второй инфо Ж1ационный вход соединен с выходом регистра адреса возврата, управляющий вход которого соединен с выходом дешнф-. СО ратора команды перехода, третий инфор и ел мационный вход блока проверки условий соединен с входом устройства. 2. Устройство по п. 1, отличающееся тем, что блок прюверки условий содерисит коммутатор и элемент И, причем первый, второй и третий инфор мационные входы блока соединены соответственно с первым, вторым и третьим информационным входами коммутатора, выход которого соединен с первым входом элемента И, второй вход которого

„„SU„„1019450 A

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН JIBÅ Ы

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИ Л3

H ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3396678/18-24 (22) 11.02.82 (46) 23.05,83. Бюл. М 19 (72) Л. N. Горюнова, Л, П. Диденко, Т. П. Иванкина, 10. С, Ицкович, K). С. Парижский, И. Н. Титова, М. Ю, Филиппов и Г. И. Чудинова (53) 681.325{088,8) (56) 1..Авторское свидетельство СССР

М 840904, кл. 006 F 9/22, 1977, 2. Авторское свицетельство СССР

М 826348, кл 606F 9/22, 1979. (5 4) (5 7 ) 1, МИКРОПРОГРАММ НОЕ

УСТРОЙСТВО УПРАВЛЕНИЯ, соцержаше блок памяти микропрограмм, выхоц кото- рого соединен с первым информационным входом регистра MHKpoKOMBHR, блок про-верки условий, первый информационный вход которого соецинен с выхоцом три гера перехода, установочный вход которого соецинен с выходом цешифратора команцы перехоца, регистр ацреса возврата, о т л и ч а ю ш е е с я тем, что, с целью сокрашения оборуцования, оно содержит счетчик ацреса, коммутатор, триггер возврата, цешифраторы микроопераций, признака условного перехода, команды послевоэвратных операций и команды возврата, причем выхоц цешифратора команц послевоэвратных операций соецинен с входами сброса триггеров перехода и возврата, выхоц послецнего поцключен к второму информационному входу блока проверки условий, первый и второй выхоцы которого поцключены соответственно к счетному и установочному вхоцам счетчика ацреса, выхоц которого соединен с информационным входом регйстра адреса возврата и адресным вхо. цом блока памяти возврата и адресным вхоцом блока памяти микропрограмм,- вы хоц.которого соецинен с первым управля юшим вхоцом блока проверки условий, с первым информационным вхоцом коммутатора и с входом дешифратора признака условного перехода, выход которого соединен с вторым управляюшим вхецом бло ка проверки условий и с вторым информа ционным входом регистра микраюманц, первый выход которого соединен с информационными входами цешифраторов команцы перехода, команцы послевоэврат ных операций, команды возврата и микро операций, второй выход - с управляющими д входами цешифраторов команды перехода, послевозвратных операций и микрооцер ций, выхоц последнего соецинен с операционным выхоцом устройства, выход С,. дешифратора команды возврата соединен с установочным входом триггера возврата и с управляюшим вхоцом коммутатора, выход которого соединен с информационным входом счетчика ацреса, а второй миб информационный вхоц соецинен с выходом регистра ацреса возврата, управляющий вход которого соецинен с выхоцом цешиф-: цр ратора команцы перехоца, третий информационный вход блока проверки условий соецинен с входом устройства.

2. Устройство по и. 1, о т л и ч ею ш е е с я тем, что блок проверки ус ловий соцеркит коммутатор и элемент И, причем первый, второй и третий информационные вхоцы блока соединены соот ветственно с первым, вторым и третьим и нформационным вхоцами коммутатора, выхоц которого соединен с первым вхоцом элемента И, второй вход которого

1019450

Изобретение относится к автоматике и вычислительной технике и может быть использовано в специализированных про цессах.

Известно микропрограммное устройст», 5 во управления, соцеркащее соединенные в кольцо первый регистр адреса, первый блок памяти, первый блок проверки усло вий, второй регистр адреса, группу элементов И, второй блок памяти, второй блок проверки условий, причем вхоц sans си устройства подключен к входу записи первого регистра непосредственно, а с входом записи второго регистра связан через элемент И, подключенный к управляющему и установочным входам устрой ства. Управляющий вход устройства под ключен при этом к входам группы элемен тов И. B этом устройстве поочередно работают первый и второй блоки памяти, выходы которых подключены к выходу устройства, а блоки проверки условий по очередно формируют сигналы цля записи в соответствующие регистры ацреса. При поступлении управляющего сигнала на установочный вход устройства элемент И запирается и во второй регистр адреса новый сигнал не записывается. Выпол» . нение MHKpoIIpoFpaMMbI прерывается, а

so втором регистре адреса сохраняется значение адреса, на котором прервалось выполнение микропрограммы. При поступ- лении управляющего сигнала на управля

I юший вхоц устройства ацресный сигнал, хранящийся во втором регистре адреса, поступает через группу элементов И на второй блок памяти, и выполнение микро программы возобновляется с того места, гце оно прервалось (.13 .

10 !

25

30 во втором блоке памяти микропрограммы команды обращения к микропрограммному устройству управления вызывает срабатывание дешифратора и триггера и поступ35 ление сигнала с операционного входа ус ройства через блок элементов И в регистр адреса. Одновременно в регистре входного адреса запоминается адрес команды, в которой происхоцит обращение к микропрограммному устройству управления.

Далее микропрограммное устройство управления выполняет свою микропрограмму путем последовательного перебора микрокоманц первого блока памяти микро45 программы и выдачи их в регистр микрокоманд, а в конце выполнения микропрограммы и регистре микрокоманц вырабатывается сигнал, открывающий моцифисоединен с вторым управляющим вхоцом блока, а прямой и инверсный выходы с вторым и первым выхоцами блока соот»

Недостаткой этого устройства является то, что при прерывании исполнения микро.программы выключается из работы весь .блок памяти, поэтому невозможно органи зовать в таком устройстве прерывание микропрограммы и перехоц к выполнению ее часто встречающейся части стандартной микроподпрограммы - хранящейся в ветственно, первый управляющий вход блока соецинен с управляющим вхоцом коммутатора. том же блоке памяти, что и микропрограмма, и последующий возврат к выполнению микропрограммы. Указанный недостаток вызывает необхоцимость многократно повторять в микропрограмме . станцартные ) части, что усложняет процесс составления и отладки микропрограммы и увеличивает требуемый объем памяти.

Наиболее близким к предлагаемому по технической сущности и достигаемому результату является устройство, содержащеее соединенные в кольцо первый блок памяти микропрограммы, регистр микрокоманд и счетчик адреса, второй sxoa которого через блок элементов И, триг гер и дешифратор связан с операционным входом устройства, выход регистра микрокоманд является выходом микроопераций устройства, а другой его выход подключен к модификатору адреса, второй вход которого через регистр входного ацрвса связан с адресным входом устройства, а выхоц является адресн:ым выходом устрой. ства, который при работе поцключается к второму блоку памяти микропрограммы, выхоц которого через блок проверки условий подключается к регистру входного адреса, а второй выхоц - к операционному входу устройства. Прн этом выбор з 1019 катор ацреса. При этом сигнал регистра входного ацреса через,модификатор ацрэса поступает на второй блок памяти микропрограммы и выполнение микропрог раммы, записанной во втором блоке памяти, цроцолжается с того места, на котором оно прервалось f2) .

Таким. образом, в известном устройся ве можно обращаться иэ любого места второго блока памяти к микропрограмме 0 записанной в первом блоке памяти, которую можно считать стандартной микропоцпрограммой, однако невозможно обратиться из первого. блока памяти микропрограммы к некоторой ее части, являю15 щейся станцартной микропоцпрограммой, с послецующим возвратом в исходное место микропрограммы. Это вызывает необхоцимость многократного повторения в микропрограмме ее станцартньм частей, что усложняет процесс составления и 20 отлацки. микропрограммы и увеличивает требуемый обьем памяти.

Сущность изобретения заключается в том, что при переходе к станцартной

25 микроцоцпрограмме из произвольного места микропрограммы фиксируют это место в регистре адреса возврата и запоминают признак перехода к стандарт ной микроподпрограмме, в конце стандартной мик ропоцпрограммы анализируют признак перехода и при его наличии переписывают в счетчик адреса соцержимое регистра ацреса возврата и запоминают признак возврата от стандартной микроподпрограммы, после возврата в. 35 исходное месго микропрограммы акали-. зируют признак возврата и при его наличии стирают оба признака и процолжают выполнение микропрограммы.

Цель изобретения - сокращение обору-. 40 цования.

Поставленная цель достигается тем, что в микропрограммное устройство управления, соцержащее блок. памяти микропрограмм, вьмоц которого соецинен с 45 первым информационным входом регистра микрокоманд, блок проверки условий, первый информационный вход которого соецинен с выхоцом триггера перехоца, установочный вхоц которого соецинен с 50 выхоцом дец1ифратора команды перехоца, регистр адреса возврата, ввецены счетчик адреса, коммутатор, триггер возврата, дешифраторы микроопераций, признака условного перехоца, команды послевозвратных операций и команды возврата, причем выхоц цешифратора команц послевоэвратных операций соецинен с вхоаами

450 4 сброса триггеров перехоца и возврата, выхоц послецнего поцключен к второму информационному входу блока проверки условий, первый и второй выходы которого поцключены соответственно к счетному и установочному входам счетчика адреса, выхоц которого соецинен с информационным входом регистра адреса возврата и адрео ным вхоцом блока памяти микропрограмм, выхоц которого соединен с первым управля ющим входом блока проверки условий, с первым информационным входом коммутатора и с вхоцом цешифратора признака условного перехоца, выхоа которого соецинен с вторым управляющим входом блока проверки условий и с вторым информационным входом регистра микрокоманц, первый выхоц которого сееаинен с инфор мационными вхоцами цешифраторов команды перехода, команцы послевозвратных операций, команды возврата и микроопе раций, второй выхоц - с управляющими вхоцами дешифраторов команцы перехоца, послевозвратных операций и микроопераций, выхоц послецнего соецинен с операционным выхоцом устройства, выход дешифратора команцы возврата соецинен с установочным входом триггера возврата и с управляющим вхоцом коммутатора, выхоц которого соецинен с информационным входом счетчика адреса, а второй информационный вхоц соецинен с выхоаом регистра ац реса возврата, управляющий вход которого соединен с выхоцом цешифратора команцы перехоца, третий информационный вход блока проверки условий соединен с вхоцом устройства, 4

Блок, проверки. условий соцержит коммутатор и элемент И, причем первый-, второй и третий информационные выходы блока соединены соответственно с первым, вторым и третьим информационными вхо цами коммутатора, выход которого соеци нен с первым вхоцом. элемента И, второй вход которого соецинен с вторым управляющим входом блока, а прямой и инверсный выходы - с вторым и первым выхо дами блока соответственно, первый управ ляющий вхоц блока соецинен с управляющим входом коммутатора.

На чертеже прецставлена функциональ ная схема прецлагаемого устройства, Устройство содержит блок 1 проверки условий, триггер 2 перехода, триггер 3 возврата, дешифратор 4 признака условного перехоца, блок 5 памяти микропрог .рамм, счетчик 6 адреса, коммутатор 7, регистр 8 адреса возврата, цешифратор 9.

5 1019 команды .перехопа, дешифратор 10 коман ды возврата, регистр 11 микрокоманд, дешифратор 12 микроопераций, дешифратор 13 команды послевоэвратных опера ций. Блок 1 состоит иэ коммутатора 14 и элемента И 15.

Устройство действует слепуюшим образом

Работа устройства организована по 10 микротактам. В каждом микротакте GQ рес, сформированный в счетчике 6 адреса, поступает на блок 5 памяти микропрограммы, из которого выбирается код очередной микрокоманды, который записы-35 вается в регистр 1 1 микрокоманд, расшифровывается дешифратором 12 микрс операций, сигналы которого поступают на выход. устройства. Одновременно сигнал кода очередной микрокоманды с выхода щ блока 5 памяти микропрограмм поступает на дешифратор 4 признака условного перехода. Если,в очередном коде микрокоманпы закопирован условный переход, то на выходе дешифратора 4 формируется 25 сигнал, привопяший в действие блок 1 проверки условий. Последний проверяет условие, номер которого закодирован в очередной микрокоманде. и поступает на его вход с блока 5 памяти микрепрограм-З0 мы, а само условие поступает на один иэ его трех информационных входов. В случае выполнения условия блок 1 формирует сигнал, поступаюший на установочный вход счетчика 6 адреса, в который

35 при этом записывается адрес условного перехода, закодированный в микрокоман де и пс ступающий на счетчик 6 адреса из блока 5 памяти микропрограммы через коммутатор 7, нахопяшийся в своем

40 основном состоянии. Таким образом, выпол» няется условный переход, В случае, если проверяемое условие не выполненно или в очередной микрокоманде закодирована не команда условного перехода, блок 1 проверки условий вырабатывает управляюший сигнал H& своем втором выхопе, .поступаюший на счетный вход счетчика 6 адреса, в котором к текущему адресу добавляется единица, 50

Сигнал кода очередной микрокоманды с выхода регистра 11 поступает также на дешифраторы 9, 10 и 13, причем, в случае, если закодирована команда условного перехода, то сигнал с выхода дешифратора 4 через второй вхоп регистра 11 микрокоманд поступает на его второй вы хоп, откупа - на запрешаюшие входы дешифраторов 9, 12 и 13, препотврашая

450 б. их ложное срабатывание, Если в очередной микрокоманде блока 5 памяти закодирована команда перехода к стандартной микроподпрограмме, то срабатывает дешифратор 9 перехода к стандартной микропрограмме, сигнал которого поступает на управляюший вход регистра 8 адреса возврата и записывает в него текущее значе.ние .адреса в счетчике 6, а также поступает на установочный вход триггера 2 признака перехода и устанавливает его в состояние хранения признака перехода. В слепуюшей ячейке блока 5 памяти микропрограммы кодируется микрокоманпа условного переходе в зависимости от состояния триггера 3 возврата. Вследствие того, что триггер 3 находится в исходном состоянии„выполняется условный нерехоп по-адресу начала стандартной микроподпрограммы. В последующих микротактах выполняется стандартная микропоппрограмма, в конце которой кодируется команда условного перехопа по условию триггера 2 перехода. Вследствие того, что триггер 2 установлен в:режим хранения признака перехода, выполняется переход к команде возврата„При поступлении в регистр 11 микрокоманд команды возврата срабатывают дешифраторы 4 и 10. При этом сиг налом пешифратора 10 коммутатор 7 переводится в режим пропускания сигнала от регистра 8 адреса возврата, триггер 3 устанавливается в режим хранения признака возврата, и выполняется безусловный переход по адресу регистра 8. После перехода к команде, адрес которой записан в регистре 8, эта команда повторяется, B после нее повторяется команда условного перехода по условию триггера 3 возврата, Вследствие того, что триггер 3 установлен в режим хранения признака возврата, поворотный IIepexoq к стандартной микропоппрог ммме не происходит, а устройство выполняет команду послевоэ-вратных операций, при поступлении которой B регистр 11 микрокоманд срабатывает дешифратор 13, выходной сигнал которого устанавливает триггеры 2 и 3 в исходное состояние, Далее выполняется последующая часть микропрограммы. Если стандартная микроIIoQIIpoFpBMlvJB выполняется не после пере.хопа из произвольного места микропрограммы, а в порядке своей очереди, то в ее конце при выполнении команды условного перехода по условию триггера 2 перехода последний оказывается в исходном состоянии и поэтому переход к команде возврата не выпопняетс:я, а выполняется.7 101 9450 8 очерецная команда, слецующая после стан- номией обьема памяти микропрограммы. цартной микроподп рог раммы, Например, если стандартная микропоцпрогЭффективность предлагаемого устройс в- рамма занимает 10% общего объема памява по сравнению с известным, которое

Э ти и встречается в микропрограмме 6 раз, может быть принято в качестве базового то предложенное

% то ц цложенное устройство позволяет обьекта, заключается в том, что оно поз- сократить тре ем и б сок тить требуемый объем памяти в 2 воляет, используя только один блок памятн м ик роп рограммы, выполнять пе рехоц К роме того пе ре о роме того, переход к предложенной из любого ее места .к любому цругому структуре управления от классической участку, являющемуся станцартной микро- цвухуровневой, когда на более высоком поцпрограммой, с послецующим возвратом уровне работает управляющая программа, к исходному месту и тем самым при сокоторая в соответствующие моменты вре ставлении и отлацке микропрограммы сомени запускает микропрограммные автоставлять и отлаживать стандартные ее части только один раз. маты, реализующие стандартные поцпрогI

15 раммы и являющиеся более низким уровнем

Техническое преимушество такого ре- управления, позволяет существенно упрос шенин опрецеляется существенной эко- тить структуру устройства управления.

&од

ВНИИПИ Заказ 3706/44 Тираж 706 Подписное

Филиал ПЛП "Патент, г. Ужгород, ул. Проектная, 4