Микропрограммное устройство управления

 

1. МИКРбПРОГРДММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, оодаржащвв коммутатор, вакап1 вв$1киций сумматор, блок зпправпенвя сумматорсм, пв.| выйв второй бпокв тамятв, oepeyiu н вторую группы эпемевтов ИЛИ i первую в вторую групйы эпемёнтов И, генератор тактошлх вмпупьсов, првчем .группа ввформаиво шых | лхоаов первого бпока памятв соёовнена с першимв входами ооответсгвуюпшх апемевтов ИЛИ пв|Я1Ой в вторсхй групп, выходы которых соединены сротвётсгвевво . с входамв первого в вторб1Ч рцеравдс накаппвваюиюго сумматора, ввформаввонвые выходы которого соеоввевы с первые ми входамв апвМевтов И перврй в втсфой ;груга1, клход гевератора тактовых вмпулрг сов соедввев.с вторымв входамв эпемевтов И первой в второй групп, первый в второй управпяюшве выходы бдока yib равпеввя, сумматором ооедввевы сротяет . ственврс дарвым управпйюшвм выхсшрм устррйства в первым упйвл киявм вхрдрм вакаплвваюшегр сумматрра, третвй ВЫХРП блрка управпеввя сумматрррм соеаввев с I йввёрсвввыми входами эпементов И пер ври и второй групп в явпяется вторым уПравпяюшвм выходом )гстррйства, выхбды эпементов .И стервой группырбразуют группу выхрдов микрорпераовй устррйства в средввены с перврй грУппрЙ входов бпр ка управпеяня сумматрром, выходы эпе ментов И второй группы соедивевы с первой грушюй внфррмаивовш 1х ВХРДРВ крммутатрра , 1юрвая группа ввфррмацврввых ВХРДРВ устррйства средввева с втрррй группрй внфррмавврвных BXPQPB коммуТатора в втрррй группрй ВХРДРВ блока управпеввя сумматора у вторая группа машюввых ВХРДРВ устройства соединена .с третьей группрй иифррмаиврнвых входов крммутатрра, о т п в. ч а ю ш е е с я тегл, что, с цепью повышеввя дострвервоств и сввжеввя взбыточнрств первого блока паМятв, введены третья, четвертая, патая, шестая группы элементов И, одноввбратор , пе1шый в второй элементы ИЛИ, группа управляющих ш 1ходрв блока управпеввя сумматрром средине на с управляющих ВХРДРВ коммутатора, управпяювгай шход котррргр сое дввев с переымв входами элэмевтрв И сл третьей в четвертой групп, втррой управлйющвй выхрд .крммутатора соедввев с 00 первыми вхрдамв элементов И пятой в сх шестой групп, ввформацвовные выходы коммутаторасоедвяены с вторыми входамв ooOTBeTCTBj QiBx элементов И третьей В четверТрй: групп выходы которых соедввевы с труппами адресных входов первого в второго бпоков памятв соответст веаво, гевератора тактовых «мпудьсов оОедвнев с ккопю/м рднрввбратрра, выход котрррго с управляющими вхрдамв первого в втррргр блоков памяTBi группа ввформацвонвых выходов второго ({пока памятв соедвве на с вторыми

„„Я0„„1015384

СОЮЗ СОВЕТСКИХ

СЦН М

РЕСПУБЛИНОПИСАНИЕ ИЗОБРЕТЕНИЯ "К АВТОРСКОМУ СВИДЕТЕЛЬСТВУс

ГОСУДАРОТОЕННЫЙ HOMHTKT СССР

ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3360625/1 8-24 (22) 05.12.81 (46) 3004.83. Бюл. Ж 16. (72) Г. Н.Тимонькнн, В.С. Харченко, Н. й. Благодарный, В. В.Скорик н С. Н. Тпа

:, -ченко (53). 681.3 (088.8) (56.) 1. Авторское свидетельство СССР № 537346, кл. Я 06 Р 9/16, 1976.

2. Авторское свидетельство СССР

¹ 439811, кл. С» 06 F 9/16, 1975.

3. Авторское свидетельство СССР

% 734687, кл. С 06 F 9/16, 1980 (прототнл). (54) (57). 1. МИКРОПРОГРАММНОЕ

УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее коммутатор, накапливающий сумматор, блок управления сумматором, первый и второй блоки памяти, aeps н вторую группы элементов ИЛИ, первую и вторую группы элементов И, генератор. тактовых импульсов, причем .группа информапионных выходов первого блок@ памяти соединею с первыми входами соответствующих элементов ИЛИ первой и второй групп, выходы которйх сседиюны соответственно . с входами первого и второго операндов накапливающего сумматора, информационные выходы которого coeannew с ивовы- . ми входами элементов И aepsoO n второй

; групп, выход геюратора тактовых импул cos соединвн, с вторыми входами элемвитов И первой и второй групп, первый и .второй управляющю выходы блока управления, сумматором схюдинены соотнес, ственно с первым управляющим выходом устройства и первым- yripiiaanaeaw входоы накаллнваюшего сумматора, третий выход блока управления сумматором соединен с :, йнверснвными .входами элементов И пер

Зgg Q 068 9/22; G 06-F 11/00 вой и второй групп и является вторым уйравляющим выходом устройства выхОды элементов И первой группй образуют группу выходов мякроопе радий устройства и соединены с первой группой входов блока управления сумматором, выходы элементов И второй группы соединены с первой группой информационных входов коммутатора, лервая группа информационных

sxoaos устройства соединена с второй грушюй информалнонных входов коммутатора и второй группой входов блока уп равления сумматора вторая грушш информационных входов устройства соединена с третьей группой информационных входов коммутатора, о т л н. ч а ю m е е с я . тем, что,. с целью повышения достовер» Э ности и снижения избыточности первого блока. памяти, введены третья,- четвертая, .

-пятая, шестая. группы элементов И, оапо- С вибратор, первый и второй элементы ИЛИ, 4 1 причем группа управляющих выходов блана Я управления сумматором соединена с груз@ой ущавляющнх входов коммутатора, первый управляющий выход которого ooe- („) динан с первыми входами элементов И май .третьей и четвертой групп, второй управ- (,д

:лающий выход. коммутатора соеднюн с - фф юрвымн входами элементов И пятой и (р шестой групп-, информационные выходы р коммутатора. соединены с вторыми входами соответствующих элементов И третьейн четвертой групп,. выходы которых соедиюны с группама адресных sxoaos пер- . вого н второго блоков памяти соответст-,фВ венно, выход генератора тактовых импульсов соединен с входом одновибратора, выхоа которого соединен с ущввпяющими входами первого и второго блоков юмятн, группа информационных выходов вто- рого блока .памяти соединена с вторыми

10153 входами соответствующих элементов И . пятой и шестой групп, выходы элементов

И пятой и шестой групп соединены с

BT oðûìè входами соответствующих эпе ментов ИЛИ первой и второй групп, первый и второй выходы первого и второго бпоков памяти соединены соответственно с первыми входами первого и второго элементов,ИЛИ, с вторыми входами ьар вого и второго элементов ИЛИ, выходы которых соединены соответственно с ïåð. вым и вторым информационными входами накапливающего сумматора.

2. Устройство по и. 1, о т и и ч аю щ е е с я тем, что коммутатор содержит группу элементов И, группу элементов ИЛИ, группу сумматоров по модупю два. и резистор, причем первый, второй и третий информационные входы коммутатора соединены соответственно с первым, вторым и третьими входами эпементов

; ИЛИ группы, выходы которых соединены с информационными входами регистра, первый и второй выходы которого. явпяют- ся соответственно первым и вторым уп равпяющими выходами коммутатора, группа управляющих .входов коммутатора соединена с первыми входами элементов И группы, выходы которых соединены. с цер, выми входами .соответствующих сумматоров по модулю два группь|, группа инфор мационных выходов регистра, соответствующая кодам проверяемых логических условий, соединена с вторыми BKOQBMN соответствующих элементов И группы, выходы регистра, соответствующие модифицируемой части адреса, соединены с вторыми входами соответствующих сумматоров по модупю два группы, выходы. сумматоров по модулю два группы и выходы регистра, соответствующие немодифициро84 ванной части адреса, образуют. группу выходов коммутатора.

3. Устройство по и. 1, о т и и ч а— ю щ е е с я тем, что блок управления сумматором содержит регистр, схему сравнения, шифратор, дешифратор, первый, второй, третий и четвертый элементы И, группу элементов И, счетчик, первый и второй эпементы. ИЛИ, причем вход конца операции первой группы входов соединен с первыми входами первого и второго элементов И,а остальные группы входов блока соединены с соответствующими входами дешифратора, выходы которого соединеиы с соответствующими входами шифратора, выходы шифратора соединены с первой группой входов схемы сравнения, выход которой соединен с вторыми входами первого и второго элементов И, вторая группа входов устройства соединена с входами регистра, выходы регистра соединены с второй группой входов схемы сравне.ния и первыми входами соот-. ветствующих элементов И группы, выходы которых образуют группу выходов блока, выход первого эпемента И соединен со счетным входом счетчика, вторыми входами эпементрв И группы и. с первым входом первого элемента ИЛИ, выход которого соединен с первым входом третьего элемента И, выход второго эпемента И соединен с установочным входом счетчика и вторим входом первого элемента ИЛИ, выход третьего элемента И является иервым выходом блока, группа выходов счетчика соединена с соответствующими входами четвертого элемента и второго элемента ИЛИ, выходы которых явпяются соответственно вторым и треть нм выходами блока.

Изобретение относится к автоматике и вычислительной .технике и может быть использовано в качестве устройства уп равпения в ЭВМ и других системах с микропрограммным управпе кием.

Известно устройство микропрограммного управления, содержащее бпок памяти и накапливающий сумматор 1 3.

Недостатком этого устройства. явпяется низкая экономичность.

Известно также микропрограммное устройство управления, содержащее коммутатор, элементы ИЛИ, блок памяти микрокоманд, сумматор, дешифратор,эпе менты И, генератор тактовых импупьсов, блок управления сумматором )2).

Недостатком этого устройства является низкая экономичность, вызванная избыточностью блока памяти.

384 4

Кроме того, недостатком прототипа является его низкая достоверность функ-ционирования, что обусловлено отсутстви ем проверки соответствия реализованной микропрограммы коду операции. Это не поэвопяет испольэовать результаты выцопнення микропрограммы объектом управлеиия без их предваритепьной проверки, что требует введения .цопо нительной,временной избыточности.

Следовательно, низкие экономичюсть и достоверность прототипа существенно снижают его функционапьные возможности

, и надежность, Цель изобретения - снижение избыточ-. . ности первого бпока памяти и повышение достоверности функционирова ния устройст вае

Поста-вленная цель достигается тем, что в микропрограммное устройство управпения, содержащее коммута гор, накапливающий сумматор, блок управления сум матором, первый и второй блоки памяти, первую и вторую группы элементов ИЛИ,. первую и вторую группы элементов И, . генератор тактовых имцупьсов, причем группа информационных выходов первого блока памяти соединена с первыми входами соответствующих элементов ИЛИ цервой и второй групп, выходы которых сое» динены- соответственно с входами перво го и второго операндов накаппивающего сумматора, информационные выхоцы которого соединены с первыми входами эле ментов И первой и второй групп, выход генератора тактовых импульсов соединен с вторыми входами элементов И первой и второй групп, первый и.второй .управляющие выходы блоке управления сумма тором соединены соответственно с первым управляющим выходом устройства и первым управляющим входом накапливающего сумматора, третий выход блока уп»

pasneaaa сумматором соединен с инверс ными вхоцами элементов И первой и второй групп и является вторым управляющим выходом устройства, выходы элементов И первой группы .образуют группу выходов микроопераций устройства и соединены с первой группой входов бпака управления сумматором, выходы .элементов И второй группы соединены. с первой группой -информационных входов коммутатора, первая, группа информационных входов устройства:

coeaaaeaa c второй группой информационных входов коммутатора и вто-. рой групхюй входов блока управпениф сумматора, вторая группа информационйых входов устройства соедипвна с третьей

3 1018

Наиболее близким к предлагаемому по технической сущности и достигаемому эффекту явпяется микропрограммное устройство управления, содержащее коммутатор, накапливающий сумматор, бпок управления сумматором, первый и второй блоки памяти, первый и второй блоки элементов ИЛИ, первый и второй бпоки элементов И, генератор тактовых импульсов, причем выхоцы группы. выходов цер- 1в вого блока памяти.соединены через эцв менты ИЛИ первого и.второго бпоков элементов ИЛИ с соответствующими входами первой и второй групп информацион ных входов накапливающего сумматора, . управляющий вход которого соединен с первым выходом блока управления сумма« тором,а. выходы группы выходов соецинены с первыми:входами элементов И,второго и первого блоков элементов И,вторые входы которых соединены с выходом генератора тактовых импульсов, выходы элементов И первого блока элементов И соединены с выходами микроопераций устройства и входами первой 3$ группы входов блока управления сумматором, второй выход которого соединен . с первым выходом устройства, а третий выход соединен с третьими входами эцементов И первого и второго блоков эле 3й ментов- И и третьим выходом устройства, входы первой группы входов коммутатора соединены с выходами соответствующих элементов И второй группы элементов

И, входы второй группы входов соединены с входами второй группы входов бло»

3$ ка управления- сумматором и входами первой группы входов устройства, входы .третьей группы входов соединены c sxo-.— дами второй группы входов устройства 31Нецостатком известного устройства

46 явпяется низкая экономичность, обусловленная избыточностью кодов микрокоманд, записанных в первом блоке памяти.

В прототипе реапизована идея дифференциального микропрограммироваиия, 4$ состоящая в том,: что в блоке памяти указываются не коды микрокоманд, а приращения .(дифференциалы) кодов. Это позволяет снизить разрядность формата микрокоманц, а следовательно, поввтсить экономичность устройства.

Однако дифференциалы кодов во многих случаях содержат. нвинформативюае { нулевые) части в младших разрядах (нв пример, при соседнем кодировании), что позволяет исключить из рассмотрения пс младшие разряды. В прототипв такая воэможность не реализована.

5 10183 группой информационных входов коммутатора, введены третья, четвертая, пятая, шестая группы элементов И, одновибратор, первый и второй элементы ИЛИ, причем группа управляющих выходов блока управ- ления сумматора соединена с группой управляющих входов коммутатора, первый управляющий выход которого соединен с первыми входами элементов И третьей и четвертой групп, второй управляющий вы- 10 ход коммутатора соединен с первыми входами элементов .И пятой и шестой групп, информационные выходы коммутатора соединены с вторыми входами соответствую1 щих элементов И третьей и четвертой М групп, выходы которых соединены с группами адресных входов первого и второго блоков памяти соответственно, выход генератора тактовых импульсов соединен с входом одновибратора, выход которого N соединен с управляющими входами первого и второго блоков памяти, группа информационных выходов второго блока памяти соединена с вторыми входами . соответствующих элементов И пятой и 2$ шестой групп, выходы элементов И пятой и шестой групп соединены с вторыми входами соответствующих элементов ИЛИ первой и второй групп, первый и второй выходы первого и второго блоков памяти ЭО соединены соответственно с первыми входами первого и второго элементов ИЛИ, с вторыми входами первого и второго элементов ИЛИ, выходы которых соединены соответственно с первым и вторым информационными входами накапливающего сумматора.

Коммутатор содержит группу элементов И, группу элементов ИЛИ, группу сумматоров цо модулю два и резистор, причем первый, второй и третий информационные входы коммутатора соединены соответственно с первым, вторым и третьим входами элементов ИЛИ группы, выходы которых соединены с информационными входами регистра, первый и второй выходы которого являются соответственно IIeðвым. и вторым управляющими выходами коммутатора, группа управляющих входов коммутатора соединены с первыми входа-. ми элементов И группы, выходы которых соединены с пврвыми входами соответствующих сумматоров цо модулю два груа-:, цы, rpyrma информационных выходов ре гистра, соответствующая кодам проверяемых логических условий, соединена с вторыми входами соответствующих weментов и группы, выходы реги тра, соответствующие модифицируемой части адре -:

84 6 са, соединены" с вторыми входами соот. ветствующих сумматоров по модулю два группы,. выходы сумматоров по модулю I два группы и выходы регистра, соответствующие нвмодифицирова иной части адреса, образуют группу выходов коммутато- . рав

Кроме того, блок управления сумма,тором содержит регистр, схему сравнвния, шифратор, дешифратор, первый, второй, третий и четвертый элементы И, группу элементов И, счетчик, первый и второй элементы ИЛИ, причем вход конца опера ции первой группы входов соединен с первыми входами первого и второго эле» ментов И, а остальные группы sxogoa блока соединены с соответствующими входами дешифратора, входы которого соединены с соответствующими входами шифратора, выходы шифратора соединены с первой группой входов схемы сравнения, выход которой соединен с вторыми входами первого и второго элементов И, вторая группа входов устройства соединена с входами регистра, выходы регистра соединены с второй группой входов схемы сравнения и первыми входами соответствующих элементов И группы, выходы которых образуют группу выходов блока, выход первого элемента И соединен со счетным входом счетчика, вторыми входами элементов И группы и с первым входом первого элемента ИЛИ, выход которого соединен с первым входом третьего элемента И, выход второго элемента И соединен с установочным входом счетчика и вторым входом IIepsoro элемента

ИЛИ, выход третьего элемента И является первым выходом блока, группа . выходов счетчика соединена с соответствующими входами четвертого элемента и второго элемента ИЛИ, выходы которых являются соответственно вторым и третьим выходами блока.

Сущность изобретения состоит в иовышении экономичности устройства путем, выделения кодов микрокоманд, содержащих неинформативные части в MIIagIIIHK разря . дах, хранения во втором блоке памяти старших .разрядов этих кодов и уцравпения их выдачей в накапливающий сумматор а также в повышении достоверности фушщиоиирования путем проверки соответствия кода операции выполненной микропрограммы, признаком которой является остаточный дифференциал (код) последней микрокоманды данной микропрограммы и повторного выполнения микро

7 101 53 программы в соучае отрипатепьного исхода проверки.

Таким образом, введение третьего— шестого блоков элементов И, одновибра.тора, первого и второго эпементов ИЛИ и укаэанных связей лозвопяет снизить избыточность бноков памяти и повысить достоверность функционироиания устрой- ства.

На фиг. 1 представпею функциоюпьная схема предпагеемого устройства ю фиг. 2 - функциоюйьная схема комму» таторе; ю фиг. Э - функционапьная схема бпока управпения сумматором; на фиг. 4 - структура формата микрокоманды, формируемой ю накаппиваюшем сум ма торе.

Функционапьная схема устройства (фиг. 1) содержит третью группу элементов И 1, первый бпок 2 памяти, пя- 20 тую rpyimy эпементов И 3, первую группу эпементов ИЛИ 4, выходы 5 микрэ.операций, первую группу эпементов.И 6, вторую группу эпементов И 7, вторую 1руппу 8 входов, первую группу 9 вхо- 2$ . дов, коммутатор 10, четвертую группу эпемеитов И 11, второй бпок 12 памяти, первый 13 и второй 14 эпементы

ИЛИ, юкаппиваюший сумматор 15, шеотую группу элементов И 16, вторую . За группу эпементов ИЛИ 17, бпок 18 управпения сумматором, первый 19 и второй 20 выходы устройства, генератор. 21 тактовых импульсов, одновибратор 22.

На фиг. 2 показаны вторая группа 23 З входов коммутатора, группе эпементов

ИЛИ 24, регистр 25,.первый 26, второй 27 выходы, четвертая группа входов

28, первая группа входов 29, третья группа входов 30, группа эпементов И

31, группа сумматоров 32.по модулю, два, rpyaaa выходов 33.

На фиг. 3 обозначены вторая группа входов 34, регистр 35, схема 36 срав- нения, грушы .эпементов И 37, груша выходов 38,.первая группа входов 39, дешифратор 40, шифратор 41, первый . эпемент И 42, второй элемент И 43, счетчик 44, второй эпемент ИЛИ 45, четвертый эпемент И 46, первый эцемент ИЛИ 47, третий эпемеит И 48, второй 49, третий 50 и первый 51- выходы бпока.

На фнг. 4 испопьзуются caenyumwe обозючеиияг 4 - paspsaM микроонера1

И ций; p<. - разряды кода адреса npupamews (дифференциапа) дпя формироюниа спедуюшей микрокоманды; у„ - спу жэбные разряды, используемые дпя фор84 8 мирования выходных сигналов на нервом и втором управпяюших выходах коммутатора 10 соответственно.

Назначение основных функпионаньных эпементов устройства состоит в спедуюшем.

В блоках 2 и 12 памяти хранятся коды микрокоманд, причем в первом бцоке 2 памяти записаны полные коды апиной 11, а во втором бпоке 12 памяти - цоповннные коды микрокоманд, имеюших неинформатнвные старшие ипи младшие разряды.

Накаплива1ошим сумматором 15 осушествпяется формирование кодов микрокоманд путем суммирования кода, попученного в предыдушем такте, с кодом (дифференциапом), считанным из бпоков памяти в данном такте.

Первый 13 и второй 3.4 элементы

ИЛИ предназначены дпя формирования по сигюпам с первого и второго выходов первого 2 или второго 12 бпоков памяти сигналов управпения формированием в сумматоре 15 служебных разрядов у у очередной микрокома яды.

Коммутатор 10 предназначен дпя ор мирования адреса очередной микрокоман— ды и, в завосимости от значения спужебного разряда предыдушей микрокоманды у „, выдачи этого адреса через третью группу эпементов И 1 на вход первого блоке 2 памяти при г„О, либо через четвертую группу эпементов И 11 на вход второго бпока 12 памяти при у. 1.

Пятая 3 и шестая 16 группы эпементов И предюзючены дпл упревпения за- писью, считанной нз второго блока 12 памяти информации пибо в старшие разряди сумматора 15 через первую группу эпементов ИЛИ 4 (у2 0)„пнбо E мпадmae разряды сумматора 15 через вторую группу эпементов ИЛИ 17 (" 1}.

Первая 4 и вторая 17 группы элементов

ИЛИ цредназючены дпя передачи в сумматор 15 ииформапии, считанной с перво-. го блока 2 памяти, либо с выходов соответственно пятой 3 и шестой 16 групп эдеме нтов И.

Первая группа эпементов И 6 предназначена дпя управления выдачей сигнепов микроопераций (Ы,„,а,..., с г с выходов сумматора 15 на выходы микроопереций 5 устройства.

Вторая группа эпементов И 7 предназначена дпя уцревпения выдачей адресной, информации р1, ф2, ..., f3 и спужебных

Щжэюков f, f иэ сумматора 15 на коммутатор 1 О.

А,. =(д„д, д, т . 1 где А - поле кода постоянной части ац1

pe cG

A - ттопе кода: модифицируемой чаоти адреса;

A> - попе кода проверяемого логичеокого условия; .. ъ. - спужебные (одноразрядные) приэО1 О2 нанн.

Коммутатор в зависимости от содержимого поля А функционирует в двух режимах.

1) В поле А записан нупевой код.

2) В попе А З записан код, отличный от нуля.

Первый режим соответствует работе микропрограммного устройства управле ния на пинейных участках микропрограмм: мы, а второй - в точках ее ветвления, В. первом режиме работы, независимо от значений сигналов погических успогий на третьей группе входов 30 коммутатора сигнапы на выходах блока элементов

И 31 отсутствуют.

При этом на группе выходов 33 код

А„появляется непосредственно с выходов немодифицируемой части адреса группы . выходов регистра 25, а код Az с группы выходов модифипируемой части адреса группы выходов регистра 25 поступает через группу сумматоров 32 по модупю два на группу выходов модифицированной части адреса группы выходов 33.

Сигналы, соответствующие значениям служебных признаков у., и g2-, с перво;го и второго выходов регистра 25 посту; пают соответственно на первый 26 и второй 27 выходы.

Во втором режиме работы коммутатор . 1,0 функпионирует спедующим. образом.

Код А. формируется на выходах немодифипируемой части адреса группы выходов 33 аналогично его формированию в первом режиме.

Код A > поступает на первые входы группы сумматоров 32 по моаупю ass, Код А з поступает на первые входы элементов И группы эпементов И 31, на вторые входы которых поступают normчеокие сигнапы с соответствующих входов третьей группы sxoaos 30 Х;

Выходные сигналы бп элементов

И 31 поступают на входы второй группы

9 10153

Бпок 18 управления сумматором предназначен для формирования сигнала обну., ления сумматора 15 поспе формирования устройством последней мнкрокоманды микропрограммы,а также для 1троверки соотвеь S стаял реализованной микропрограммы заданному коду операция и в случае отрицательного исхода проверки (реапиэова нная микропрограмма не соответствует заданному коду операции) выдачи на выход 1 О уст-16 ройства сигнала блокировки и на четвертую группу входов коммутатора 10 кода операпии,а при возникновении устойчивого отказа выдачи сигнала отказа микропрограммного устройства управления на выход 20 1S устройства н на третьи входы эпементов

И группы элементов И 6 и 7.

Генератор 21 тактовых импупьсов . предназначен дня формирования импульсов, управляющих выдачей операционной 20 и адресной частей микрокоманды с сумматора 15 соответственно через первую 6 и вторую 7 группы эпементов И, и управляющих через одновнбратор 22 считыванием иэ первого 2 либо втОрого 12 6по- 2S ков памяти кода дифференцнапа очередной микрокома нды.

Назначение основных функционапьных элементов коммутатора 10 (фиг.2) состоит в следующем 36

Группа эпементов HIM 24 предназначена для передачи адресной информации на на регистр 25 либо о первой 29, либо . со второй 23, либо с четвертой 28 групп входов коммутатора 10.

3$

Регистр 25 предназначен для хранения немодифипирова нного адреса очередной микрокоманды, кода проверяемого логического условия и спужебных приэнаков г „у предыдущей мнкрокома нды.

Группа элементов И 31 предназначена для формирования результатов проверки ногических усповий по значениям логичеоких сигналов, поступающих на третьюгруппу входов,30, коммутатора, и значе- <> ниям разрядов кода проверяемого логичеокого усповия, поступающего по выходам кода, проверяемого логического условия группы выходов регистра 25.

Группа сумматоров 32 по модулю два предназначена дпя формирования по сиг налам с выходов эпементов И группы элементов И 31 и по коду модифипируемой части адреса (модифициро) и выдачи ее на выходы модифипированной части адреса группы выходов 33 коммутатор 10.

Коммутатор 10 функционирует спедующим образом.

84 10

На регистр 25 через группу эпементов ИЛИ 24 поступает иэ одной иэ групп входов 23,28 и 29 код адреса приращения для формирования очередной микрокоманды

11 -101 5384 12 входов группы сумматоров 32.по модулю второго элемента И 43 появляется сигдва, которые на своих выходах формируют нал, который поступает через первый сигналы, соответствующие значениям ра элемент ИЛИ 47 и третий элемент .И 48 рядов модифицированной части адреса и на первый 51 выход блока управления. выдают их ни иыходы модифицированной g По этому сигналу сумматор 15 обнучасти адреса группы выходов 33. ляется и микропрограммное устройство

Назначение основных функциональных управления переходит к формированию элементов блока 18 управления сумматор мнкрокоманд следующей микропрограммы ром (фиг. 3) состоит в следующем. цо очередному коду операции.

Регистр 35,предназначен для хране.- И Если К .Р Ф K -, то сигнал появляется ния в течение выполнения микропрограммы на выходе первого элемента И 42. кода операций К ; При этом в счетчик 44 записывается

Последовательно соединенные дешиф - единица. На выходе 49 появляется сыгратор 40 и шифратор 41 осуществляют нал блокировки, по которому работа уп преобразование остаточного кода сумма» 1$ равляемого объекта прекращается. Csr тора 15, который соответствует фактичео- налом с выхода 51 счвтчик 15 обнупяки реализованной микропрограмме, в код ется, по первым входам открываютая операции К

Ф элементы И группы элементов И 48.

Так как число кодов операции огра- Через него код операции поступает с ре, „

ыичено, то каждому коду операции можно m гистра 35 на выходы,группы выходов 38. вэаимыо однозначно сопоставить соответст- ° При этом микропрограммное .устройся ;.," . вующие значения остаточного кода сумма- во управления снова выполняет микропро== тора 15 для каждой микропрограммы. грамму, соответствующую коду onepagss. -.;;, Схема 36 сравнения осуществляет В конце ее выполнения снова в сщ-,, сравнение кодов .К Ф и К Р. Группа we- zs ме 36 сравнения осуществляется сравыв-. -.

1 1 ментов И 37 предназначена для управле- . ние К р и К :. Если К Р К, то спи" ния передачей кода К е регистра 35 налом с вь хода второго элемента И 43 на выходи группы выходов 38. счетчик 44 обнуляется, сумматор 15 збПериый 42 и второй 43 элементы И ыуыяется и микропрограммное устройстиа;.-;».. предназначейы дпя формироваыия сигнала Э» управления переходит к выполнению спе.- . соотиетственио непраиипьного и правипь- дующий микропрограммы. . ного формирования микропрограммным ycT» Bcirm К Р И, то содержимое счет,-.-;;,.—,;, 1 ройством управления микропрограммы по чика снова увеличивается на единицу,,-.и;, заданному коду операции. Первый элемент микропрограммное устройство уцравлеИЛИ 47 и третий элемент И 48 прэдыа- ыия .фуыкциоыирует аналогично функциеМ значеиы дпя формирования сигнала обну- нированию щЖ первом возникновении сбоя. пения. накапливающего сумматора 15 и Если дооле заданного числа повтореиыдачи его на выход 51. ыий выполнения- микропрограммы, соответ»

Четвертый элемент И 46 щедназначен .ствуюшей коду операции К, сбой не для формирования сигнала отказа микро- исчезает (что соответствует факту напрограммыого устройства управления .и вы- ыичия отказа в устройстве), то содердачи его на выход..50. жимое счетчика становится равным заВторой элемент ИЛИ 45: предназначен данному числу повторений. для формирования сигнала блокировки. Ра- При этом иа выходе четвертого элеботы управыяемого обьекта и выдачи его мента 46 появляется сигнал отказа, ыа выход 49. который закрывает по иэрвому входу

Блсж 18 управления сумматором функ- — третий элемент И 48 (запрещая тем сационирует следующим образом. мым обнуление сумматора 15) и постуПосле вы юпнвыия последней микроко- пает ыа выход 50 блока 18 управления манды микропрограммы, заданной кодом. сумматором. операции, на входе конпа операции первой Микропрограммное устройство управ50 группы входов 39 появляется:сигнал, о пения работает следующим образом. крывающий по первому входу первый 42 После прихода кода операции sa nupи второй 43 элементы И. Схема 36 срав- вую группу входов 9 устройства комму пения осуществляет сравнение заданного татор 10 формирует адрес первой миккода операци с выходов регистра 35 и рокоманды. Если дифферрвнциал кода первеличиной К; с BbtxogoB шифратора 41. вбй микрокоманды имеет информативные

Е сли Кф = K, то на выходе схемы 36 . младшие и старшие, разряды, то на персравыения, а следовательно, и на выходе вом выходе коммутатора 10 сигюп от-, 384 .: 14 выходе коммутатора 10 появляется эна13. 1015 сутствует. Импульсом с выхода одновибратора 22 по сформированному в коммутаторе 10 адресу нэ блока 2 памяти считывается код, который через группы . элементов.ИЛИ 4 и 17 поступает на сумматор 15, где поразрядно суммирувтся- с купейным кодом.

Таким образом в сумматоре 15 формируется код первой микрохоманды Ч. ., рав-. ный ьY te

При поступпении очередного тактового импупьса,. с выхода генераторе 21,Mrrz-. рооперациойная часть микрокоманды о(., d ... o{ (фиг. 4) поступает через элементы. И группы эпвментов И 6 на вы-15 хода микроопвраций 5 устройства и на первую группу входов бпла 18 управления.

Адресная часть микрокоманды p, p ...,р(и спужвбныв признаки ., у через группы элементов И 7 поступают .на ком-20 мутатор 10, где при этом формируется адрес следующей михрокомаиды . Еспи дифференциал хода второй микрокоманды дУ имеет информативные старшие. и младшие разряды, то в сумматор 15 код 25 д (записывается анапогично записи кода д1(„:

Таким образом производится цолучение кода второй микроном& нды Qg °

Если же код дУ имеет ннформатнв- зф ные старшие (младшие) разряды, то спу жвбныв признаки адреса этого кода имеют значение у„**l, у o(1).

Так как у„ l, то йо пврвым входам .открыты эпементы И бпока элементов

И 11. Адрес кода йод с выходов ком. мутатора 10 поступает через эпвменты

И группы эпементов И. 11 на адресные . входы второго бпока 12 памяти. При поступпении импульса с выхода одновибрато- э ра 22 на управнякяцнй вход бпока 12 памяти, с его выхода считывается код

4У< и поступает на первые входы эпементов И пятой 3 и шестой 16 групп эпвментов И.

Еспи код АУ нужно записать в старшие разряды сумматора 15, то на втором выходе коммутатора 10 появпяется . значение служебного призюка у *=О.

При этом по вторым входам эпемвнты

И группы энементов. И 3 открываются и код dYg с выходов бпоха 12 памяти через группу епементов И 3 н группу эпементов ИЛИ 4 записывается в старшие разряды сумматора 1 5, фОрмируя таким у образом третью мнкрокоманду.

Еспи код bg< нужно записать в мпадшие разряды сумматора 15, то на второмчение спужебного признака " 1.

При этом открываются по вторым вх дам эпементы И группы элементов И 16 н код dY с выходов блока 12 памяти через эпвменты И группы эпементов

И 16 и элементы ИЛИ группы эпемвнтов

ИЛИ 17 записывается в мпадшне pasprrды сумматора 15, формируя таким обра« зом четвертую микрокома иду.

Служебные признаки y g очередной . микрохоманды формируются в сумматоре 15 по сигналам с выходов соответст ввнно первого 13 и второго 14 впементов ИЛИ, на входы которых поступает информация дпя модификации спужебных признаков соответственно с первого и второго выходов пнбо блока 2 памяти, при считывании из него кода c3 (, пнбо блока 12 памяти, при считываний из него кода д Y>.

Например, еспи и 8, bY@ f 001011$ ((loo1oooo3), ъ„= (010011оц, то в бпоке 12 памяти хранится половин:ный код hg 1011) (11001) ), Этот код считывается из бпока 12 памяти и через группу эпементов И 3(16) и группу эпементов ИЛИ 4 (17) в старшие {мпадшие) разряды сумматора 15, где осуществпяется суммирование кода -, с кодом ь

У - „®ьУ-(11011101 ((01ооо110))

Код следующей микрокоманды Y формируется аналогично описанному выше н устройство продопжает функцноФмровать таким образом до выполнения последней мнкрокоманды. После ве выполнения блок 18 управления сумматором осушествпявт проверку соответствия кода о рации К фа ически рва иэ ванн и

1 микропрограмме ° которая характеризуя% ся кодом К . Этот код формируется в

1 бпоке 18 управления по коду поспедней микрокоманды выпопненной микропрограммы, храняшемуся в сумматоре 15.

Если К; Ктр то на пйрвом выходе, блока 18 управления сумматором появпяется сигнал, по которому сумматор 15 обнупяется,и устройство переходит к выпоп нению спедуюшвй микропрограммы.

При К; Ф К. блок 18 управпения сум- матором формирует сигнал бпокировки, который поступает на первый выход 19 устройства н разрешает выдачу кода операции r< c группы выходов бпока 18 уцравпе пня сумматором .иа четвертую грутшу входов коммутатора 10. Дапее. осушествпяется восстановпение мнкро1О1Ь программы путем повторного ее выполнения мнкропрограммным устройством управления, Если после выполнения последней мнкрокоманды микропрограммы сигнал с первого выхода блока 18 управления $ обнуляет сумматор 15, сигнал на первом выходе 19 устройства исчезает и устройство переходит к выполнению следую1лей микропрограммы.

Еслн К ФФР то снова микропрограм- t0 мное устройство управления. выполняет микропрограмму. Если после заданного числа повторных выполюний мнкропрот рвмммр.р рК, то ю втором вывоцо 2О устройства с третьего выхода блока 18 управления сумматором появляется car нал отказа микропрограммного устройства управлення.

Прн атом элементы И группы алемен-: тов И 6 и 7. закрываются н. мнкропрог- 10 раммное устройство управлении прекращает работу до восстановления отказа.

84 16.

Предлагаемое устройство превосходит прототип по достоверности функлионирования, поскольку позволяет проверить соответствие полученного остаточного кода, а следовательно, и реализованной микрспрограммы, заданному коду операпии.

Существенно повышается экономичность устройства путем хранэння во втором блоке памяти микрокоманд, содержащих неннформатнвные частн в младших разрядах, Повышается надежность устройства за счет упрощения его структуры.

Повышается достоверность функпионировання устройства путем проверки соотг ветствия кода опаралии выполненной мнкponporрамме.

Указанные преимущества предлагаемого устройства позволяют расширить Ьб пасть его нелесообразного применения и строить более надежные микропрограммные устройства управления.

1015384

ВНИИПИ Заказ 3217/46 Тираж 706 Подписное

Филиал ППП Патент", г. Ужгород, ул. Проектная, 4