Запоминающее устройство с защитой памяти

 

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ЗАЩИТОЙ ПАМЯТИ, содержащее накопитель , блок управления, дешифратор адреса, регистр числа, схему сравне , ния, элемент НЕ и регистр адреса, выходы которого соединены с одними из взсодов накопителя, другой вход котоpdrb подключен к выходу блока управления , вход которого соединен с выходом схемы сравнения и входом элемента НЕ, входы сравнения подключены соответственно к выходу регистра числа и к выходу дешифратора адреса, входы которого соединены с одними 43 выходов регистра адреса, входы которого являются адре сными входами устройства, выходами которого являются выход элемента НЕ и выходы накопителя, отличающееся тем, что, с целью повьидения быстродействия и надежности устройства, в него введены группа элементов И и элемент И, один на входов которого является управляющим входом устройства , а другой вход подключен к выхо-g 9 дам элементов И группы, входы кото- « рых соединены с другими выходами ре1гистра адреса, выход элемента И под ключен к управлякздем)г входу регистра числа,- входы которого соединены с выходг «1 накопителя.. :0 4

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ЗСЮ 61С1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ИЙ И ОТНРЫТИ (21) 3385680/18-24 (221 18 ° 01.82 (46) 23 05.83 Бюл. 9 19 (72) И.Б. Борисов, В.Ю. Двоеглазов, Ю.М. Корбашов, Ю.В. Работин, В.И. Рыжков и Н.М. Рязанский (53) 681 ° 327(088.8 ) (56) 1. Патент CtdA 9 3576544, кл. 340-178.5, опублик. 1971.

2. Дроздов Е.A., Пятибратов A.Ï.

Основы построения и функционирования вычислительных систем. М., "Энергия",)

1973, с. 49-50, рис. 1-9 (прототип ). (54) (57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С

ЗАЩИТОЙ ПМИТИ, содержащее накопитель, блок управления, дешифратор адреса, регистр числа, схему сравнения, элемент НЕ и регистр адреса, вы ходы которого соединены с одними из входов накопителя, другой вход которбго подключен к выходу блока управ ления, вход которого соединен с выходом схема сравнения и входом элемента НЕ, входы схемы сравнения под ключены соответственно к выходу регистра числа и к выходу дешифратора адреса, входы которого соединены с одними из выходов регистра ацреса, входы которого являются адресными входами устройства, выходами которого являются выход элемента HE и выходы накопителя, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и надежности устройства, в него введены группа элементов И и элемент И, один из входов которого является управляющим входом устройства, а другой вход подключен к выхо- дам элементов И группы, входы которых соединены с другимй выходами регистра адреса, выход элемента И подключен к управляющему. входу регистра числа,. входы которого соединены с выходами накопителя, 1019494

40

60

Изобретение относится к вычислительной технике, в частности к запоминанкцим устройствам.

Известно.запоминающее устройство с защитой памяти, содержащее основную память, дополнительную память 5 для хранения кодов защиты, регистр адреса памяти, формирователи, регистры ввода-вывода данных, регистры защиты, регистры режимов, дешифратор, схему сравненид 1)..

Недостатком этого устройства являются низкие быстродействие и надежность.

Наиболее близким к изобретению техническим решением является запоминающее устройство с защитой памяти, содержащее блок памяти, дешифратор адреса, регистр масок кодов защиты, схему сравнения, инвертор и, кроме тога, блок управления, и регистр ад1 еса, который соединен с одним из ходов блока памяти и с входом дешиф- ратора адреса, выход которого соеди- нен с одним из входов схемы сравнения, другой вход схемы сравнения связан с выходом регистра масок кодов защиты, на вход которого извне поступают коды масок, выход схемы сравнения соединЕн с инвертором и с входом блока управления, выход которого соединен с другим входом блока памяти (2).

Недостатком известного устройства являются низкие надежность и быстродействие, так как для формирования кодов защиты каким-либо программным способом, так же как и для хранения 35 кодов масок защиты, требуется специально предназначенный для этого дополнительный блок памяти с соответствующей аппаратурой управления и лици" ями связи, что приводит к усложнению устройства защиты памяти и,как следствие, к снижению надежности и уменьшению быстродействИя.

Целью изобретения является повышение быстродействия и надежности устройства.

Поставленная цель достигается тем, что в запоминающее устройство с аащитой памяти,- содержащее накопитеЛь, блок управления, дешифратор адреса, регистр числа,. схему сравнения, элемент НЕ и регистр адреса, выходы которого соединены с одними иэ входов накопителя, другой вход которого подключен к выходу блока управления, вход которого соединен с выходом схемы сравнения и входом элемента НЕ, входы схемы. сравнения подключены соответственно к выходу регистра числа и к выходу дешифратора адреса, входы которого соединены с одними из выходов регистра адреса,. входы которого являются адресными входами устройства, выходами которо. го являются выход элемента НЕ и выходы накопителя, введены группа эле« ментов И и элемент И, один из входов которого является управляющим входом устройства, а другой вход подключен к выходам элементов И группы, входы которых соединены с другими выходами регистра адреса, выход элемента И подключен к управляющему входу регистра числа, входы которого .соединены с выходами накопителя.

На фиг.1 изображена функциональная схема предложенного устройства, на фиг.2 - то же, наиболее предпочтительного варианта выполнения блока управления.

Устройство содержит (фиг. 1) регистр 1 адреса, имеющий Р разрядов (где Р— число разрядов кода адреса, группу элементов И 2 с и входами (где и P - целое число), дешифратор 3 адреса с К входами (где К < Р число старших разрядов кода адреса, используемых для нумерации предельного количества защищаемых областей памяти), элемент И 4, элемент НЕ 5, схему б сравнения, блок 7 управления, регистр 8 числа, имеющий щ разрядов (где .Wl- число информационных разрядов накопителя) и предназначенный для хранения кодов масок защиты, и накопитель 9.

Блок управления содержит (фиг.2 триггеры 10, дополнительный элемент

И 11, элемент 12 задержки, дешифратор 13 режимов и дополнительную группу элементов И 14 °

Часть объема накопителя 9 предназначена для .хранения кодов масок защиты памяти, для адресации которых используется разрядов кода адреса, где Q =(Р - п) - целое число.

Устройство работает следующим образом.

На регистр 1 (фиг,1) поступает адрес входа маски защиты памяти,хранящийся в специально отведенной для этого области накопителя 9, и производится выборка кода маски защиты для занесения егоs регистр 8, которая произойдет при наличии сигнала с выхода элемента И 4. Сигнал вырабатывается элементом И 4 при поступлении на один из его входов сигнала с выхода элементов И 2, а на другой

° его вход — сигнала, определяющего, что запоминающее устройство работает в привилегированном режиме.

В случае работы запоминающего устройства в режиме пользователя, либо при отсутствии сигнала с выходаэлементов И 2 информация из накопителя 9 в регистр 8 не заносится. Сигнал с выхода элементов И 2 поступает на один.из входов элемента И 4 в том случае, если все поступающие сигналы с выходов регистра 1 на входы элемен тов И 2 будут одного, принятого за единицу, уровня, означающего, что текущий адрес, постуцивший на вход

1019494 (Рис.2

Составитель Т. Зайцева

Техред _#_.Kîñòèê Корректор A. Ильин

Редактор Л. Гратилло

» »»»»

Заказ 3712/46 Тираж 594 Подписное

ВНИИПИ Государственного комитета СССР цо делам изобретений и открытий

1130Д5, Москва, X-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. ужгород, ул. Проектная, 4 регистра 1, являетСя адресом кода масок защиты памяти, расположенного в соответствующей области накопителя 9, предназначенной .для хранения кодов защиты, В случае работы устройства в режиме пользователя при обращении текущей программы к устройству адрес

as регистра 1 поступает. на вход накопителя 9 и одновременно на вход дешифратора 3. Выработанный дешифратором 3 сигнал поступает .на схему 6 сравнения,,где сравнивается с сигналом, поступившим на схему.6 сравне-. ния из регистра 8, в которую .был ранее введен код маски защиты.

При совпадении этих сигналов с выхода схемы 6 сравнения в блок 7 поступает сигнал, в результате чего с выхода блока 7 на вход накопителя

9 поступает сигнал, разрешающий произвести выборку информации из нако t пнтеля 9 по текущему адресу, поступившему с регистра 1. 1

В случае несовпадения сигналов, вырабатываеваах дешифратором 3 и регистром .8, на выходе элемента НЕ 5 .формируется сигнал нарушения границ области памяти, при этом блоком 7 запрещается выборка информации из накопителя 9 по текущему адресу,по ступившему с регистра 1.

Таким образом, хранение кодов защиты памяти в специально для этого отведенной области накопителя 9 и введение элементов И 2 и 4 исключают применение для этих целей второго

15 накопителя с соответствующей аппаратурой управления, за счет чего упрощается устройство.

Технико-экономическое преимущество предложенного устройства.заключается в его более высоких быстродействии и надежности по сравнению с известным.