Устройство для контроля блоков доменной памяти

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ ДОМЕННОЙ ПАМЯТИ, содержащее генератор тактовых импульсов, подключенный к входу делителя .частоты, перклй выход которого является выходом устройства, регистр тактов, входа которого соединены с кодовыми шинами тактов,/регистр страниц, входы которого соединены с кодовыми шинами страниц , -о-тл.и ч а ю щ ее с я тем, что с целью повышения быстродействи я и надежности устройств-а,-оно содержит генератор/одиночнЬго такта, вход которого соединен с вторым выходом делителя частоты, счетчик тактов, блок сравнения тактов, первый вход которого подключен к первому выходу счетчика тактов, а второй вход - к выходу регистра тактов, триггеры генерации, : ввода, вывода, аннигйляции-реплика ции, первые входы которых соединены с кодовь ш шинами Генерация, Ввод, Вывод, АН нигиляция-репликация t а вторые - соответственно с вторым, третьим, четвертым и пятым входами У счетчика тактов, генератор одиночной . страницы, вход которого связан с шее- . тым выходом счетчика тактов, счётчик .страниц, блок сравнения страниц,, пер-, вый вход которого соединен со счетчиком страниц, а второй вхрД - с регистра страниц, два элемента И, два элемента ИЛИ, группу элементов И и группу элементов ИЛИ, причем первые входы элементов И группы соединены с выходами триггеров генерации, ввода, вывода, аннигиляции-репликации, вторые входы - с выходами блока сравнения страниц, третьи входы - с выходами блока сравнения тактов, а выходы являются выходами устройства, первые входы элементов ИЛИ группы подключены к кодовой шине Установка О, вторле входы - к седьмому, восьмому, девятому и десятому выходам счетчика так-1 тов, а ВЫХОДЕ - к третьим входам триг (О С геров генерации, ввода, вывода, аннигиляции-репликации , первый вход первого элемента И соединен с входдм генератора одиночного такта и втоЕЫМ выходом делителя частоты, второй вход - с первым выходом генератора одиночного такта, а выход - с первым входом первого элемента ИЛИ, второй вход которого связан с вторым выходом генератора одиночного такта, а выходс входом счетчика тактов и вторым входом блока сравнения страниц, первый вход второго элемента И подключен к первому выходу генератора одиночной страницы, второй вход - к входу генератора одиночной страницы и шестому выходу счетчика та.ктбв, а выход jк первому входу второго элемента йЖ, второй вход которого соединен с вторым выходом генератора одщночной страницы, а выходс входом счетчика страниц.

С(МОЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИ

Н АВТОЕСКомч СВИДетельСтвМ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3392782/18-24 (22) 03.02.82 (46) 30.05.83. Бюл. Р 20 (72) В.И.Косов, A.N.Èâàíîâ, К.В.Милованов, В.И.Мхатришвили, A.È.Савельев и Ю.И.Фокин (53) 681 . 327 .66 (088. 8)

; (56) 1. Авторское .свидетельство СССР

Р 367456, кл. G 11 С 29/ОО, 1973.

2. Авторское свидетельство СССР

Р 809357, кл..G 11 С 29/00, 1981 (прототип). (54).(57) УСТРОИСТВО ДЛЯ КОНТРОЛЯ

БЛОКОВ ДОМЕННОЙ ПАМЯТИ, содержащее генератор тактовых импульсов, подключенный к входу делителя .частоты, первый выход которого является выходом устройства, регистр тактов, входы которого соединены с кодовыми шинами тактов, регистр страниц-, входы которо. го соединены с кодовыми шинами страниц, о т л и ч а ю щ е е " я тем, что, с целью повышения быстродействия и надежности устройства, оно содержит генератор. одиночного такта, вход которого соединен с вторым выходом делителя частоты, счетчик тактов, блок сравнения тактов, первый вход которого подключен к первому выходу счетчика тактов, а второй вход — к выходу регистра тактов, триггеры генерации, ввода, вйвода, аннигиляции-реплика-. ции, первйе входы которых соединены с кодовйми шинами "Генерация", "Ввод", "Вывод", "Аннигиляция-репликация", а вторые — соответственно с вторым, третьим, четвертым и пятым входами счетчика тактов, генератор одиночной страницы, вход которого. связан с шестым выходом счетчика тактов, счетчик

„.SU„„ 20862 A

3(5В G 11 С 1 14 G 11 С 9 00..страниц, блок сравнения страниц, первый. вход которого соединен со счетчиком страниц, а второй вход -. с выхо= дом регистра страниц, два элемента И, два элемента ИЛИ, группу элементов И и группу элементов ИЛИ, причем первые входы элементов И группы соединены .с выходами триггеров генерации, ввода, вывода, аннигиляции-репликации, вторые входы — с выходами блока сравнения страниц, третьи входы — с выходами блока сравнения тактов, а выходы являются выходами устройства, первые входы элементов ИЛИ группы подключены к .кодовой шине "Установка "0", вторые входы — и седьмому, восьмому, .девятому и десятому выходам счетчика так-Е тов, а выходи — к третьим входам триггеров генерации, ввода, вивода, аннигиляции-репликации, первый вход первого элемента И соединен с входом генератора одиночного такта и.вторым выходом делителя частоты, второй вход — с первым выходом генератора одиночного такта, а выход — с первым входом первого элемента ИЛИ, второй вход которого связан с вторым выходом генератора одиночного такта, а выход с входом счетчика тактов и вторым входом блока сравнения страниц, первый вход второго элемента И подключен к первому выходу генератора одиночной страницы, второй вход — к входу генератора одиночной страницы и шестому.выходу счетчика тактов, а выход— ,к-первому входу второго элемента

:ИЛИ, второй вход которого соединен с вторым выходом генератора одиночной страницы, а выход — c входом счетчика страниц.

1020862

Изобретение относится. к вычислительной технике и может быть использовано в устройствах для проверки и контроля блоков доменной памяти цифровых вычислительных машин. . Известно устройство д я проверки 5 блоков памяти с произвольной одновременной выборкой переменного массива слов, содер>кащее шифратор, модули памяти, регистры номера модуля памяти, выходной коммутатор, блок сборки "О и регистр номера позиции.

Данное устройство имеет малое количество оборудования и хорошие технические характеристики, так как позволяет записывать номера модулей 15 . памяти, отмечать регистры номера позиций и .осуществлять одновременную произвольную выборку переменных массивов слов (1 J.

Однако при проверке модулей памя- >и ти в указанном устройстве нельзя осуществить переход от одной позиции к другой с остановом в каждой позиции.

Кроме того, невозможно осуществление переменной диаграммы с выбором опти — .25 мального положения импульсов управления на всем временном интервале. Все это значительно снижает надежность проверки и контроля блоков памяти.

Наиболее близким к предлагаемому является устройство для контроля блоков памяти, содержащее счетчик позиций (регистр тактов ), счетчик строк (регистр страниц ), регистр, преобразователь кодов, элементы И-HE и элемент НЕ, связанные с задар>щим генератором (генератор тактовых импульсов с делителем ) (2 ).

Извес= ное устройство достаточно просто для технического воплощения, однако в нем не предусмотрена возмож- 40 ность позиционной (потактовой )и по-. строчной (постраничной )проверки и контроля блоков памяти, а также возможность создания гибкой временной диаграммы с выдачей импульсов управ- 45 ления при достижении определенной позиции (такта )и определенной строки (страницы ). Bce это ухудшает быстродействие контроля и проверки блоков памяти, а т акже уменьшает возможности устройства управления (блока выборки адресов запоминающего устройства ), в результате чего снижается надежность проверки и контроля блоков памяти.

Цель изобретения — повышение быстродействия и надежности устройства для контроля блоков доменной памяти.

Поставленная цель достигается тем, что устройство для контроля блоков доменной памяти, содержащее генератор6О тактовых импульсов, подключенный к входу делителя частоты, первый выход которого является выходом устройства, регистр тактов, входы которого соединены с кодовыми шинами тактов, ре- 65 гистр страниц, входы которого соединены с кодовыми шинами страниц, содержит генератор одиночного такта, вход которого соединен с вторым выходом делителя частоты, счетчик тактов, блок сравнения тактов, первый вход которого подключен к первому выходу счетчика тактов, а второй вход — к выходу регистра тактов,триггеры генерации, ввода, вывода, аннигиляции-репликации, первые входы которых соединены с кодовыми шинами

"Генерация", "Вход", "Вывод", "Аннигиляция-репликация", а вторые — соответственно. с вторым, третьим, четвертым и пятым выходами счетчика тактов, генератор одиночной страницы, вход которого связан с шестым выходом счетчика тактов, счетчик страниц, блок сравнения страниц, первый вход которого соединен со счетчиком страниц, а второй вход — с выходом регистра страниц, два элемента И, два элемента ИЛИ, группу элементов И и группу элементов ИЛИ, причем первые входы элементов И группы соединены с выходами триггеров генерации, ввода, вывода, аннигиляции-репликации, вторые входы — с выходами блока сравнения страниц, третьи входы — с выходами блока сравнения тактов, а выходы являются выходами устройства, первые входы элементов ИЛИ группы подключе- ны к кодовой шине "Установка "0", вторые входы — к седьмому, восьмому, девятому и десятому выходам счетчика тактов, а выходы — к третьим входам триггеров генерации, ввода, вывода, аннигиляции-репликации, первый вход первого элемента И соединен с входом генератора одиночного такта и вторым выходом делителя частоты, второй вход — с первым выходом генератора одиночного такта, а выход — с первым входом первого элемента ИЛИ, второй вход которого связан с вторым выходом генератора одиночного такта, а выход — с входом счетчика тактов и вторым входом блока сравнения страниц, первый вход второго элемента И подключен к первому выходу генератора одиночной страницы, второй вход — к входу генератора одиночной страницы и шестому выходу счетчика тактов, а выход — к первому входу второго элемента ИЛИ, второй вход которого соединен с вторым выходом генератора одиночной страницы, а выход — с входом счетчика страниц.

На чертеже изображена блок-схема предлагаемого устройства для контроля блоков доменной памяти.

Устройство содержит генератор 1 тактовых импульсов, соединенный с входом делителя 2 частоты, первый выход которого подключен к первому входу доменной памяти 3, регистр 4 тактов, входы которого связаны с шинами

10208б2 тактов, регистр 5 страниц, входы которого соединены с кодовыми шинами страниц, генератор б одиночного такта, счетчик 7 тактов, блок 8 сравнения тактов, триггер 9 генерации, триггер 10 ввода, триггер 11 вывода, триггер 12 аннигиляции-репликации, генератор 13 одиночной страницы, счетчик 14 страниц, блок 15 сравнения, первый 16 и второй 17 элемен- ты И, первый 18 и второй 19 элементы ИЛИ, группу элементов И 20 и группу элементов, ИЛИ 21.

Устройство для контроля блоков доменной памяти может работать в однотактовом, многотактовом, одностраничном и многостраничном режимах.

В однотактовом режиме генератор

1 тактовых .импульсов черед делитель

2 частоты запускает в доменной памяти 3 формирователи вращающегося поля и одновремеыно генератор б одиночного такта., При этом генератор одиночного такта запрещает прохождение тактовых импульсов от делителя 2 частоты через первый элемент И 1б, à сам вырабатывает одиночный импульс, который через элемент ИЛИ 18 увели-. чивает содержимое счетчика 7 тактов на единицу, В этом режиме удобно последовательно осуществлять проверку регистров ввода, вывода и хранения доменной памяти в одном из Рабочих режимов генерации, ввода, вывода, репликации и аннигиляции, а также осуществлять проверку и наладку всех блоков и узлов устройства для контроля блоков доменной памяти.

В многотактовом режиме генератор

1 через делитель 2 частоты запускает в доменной памяти 3 формирователи вращающегося поля, а также через первый элемент И 16 (при разрешающем потенциале с генератора б одиночного такта: ) и первый. элемент ИЛИ 18 — счет чик 7 тактов, который начинает подсчи тывать количество тактов. Перед началом работы регистр 4 тактов устанавливается по кодовым шинам в положение, начиная с которого должна работать доменная память 3. На блоке 8 сравнения тактов происходит сравнение содержимого счетчика .7 тактов и регистра 4 тактов. Вне зависимости от содержимого регистра 4- тактов и счетчика 7 тактов устанавливаются в положение "1" триггер 9 генерации, триггер 10 ввода, триггер 11 вывода и триггер 12 аннигиляции-репликации, которые перед началом работы устанавливаются в положение "0" сигналом

"Установка "0". Однако вышеперечисленные триггеры устанавливаются в положение "1" только при наличии разрешающего сигнала с соответствующей кодовой шины "Генерация", "Ввод", "Вывод" и "Аннигиляция-репликация".

Таким образом, осуществляется вывод.в рабочий режим генерации или ввода, или вывода, или аннигиляции-репликации, или в совмещенные режим работы.

После выработки определенного количества тактов, определяемого счет5 чиком 7 тактами, триггеры генерации 9, ввода 10, вывода 11 и аннигиляции-репликации 12 устанавливаются раздельно в положение "0" через группу элементов ИЛИ 21. Так формируется гибкая

30 временная диаграмма работы доменной памяти 3, причем такты начала и конца работы триггеров генерации 9, ввода 10, вывода 11 и аннигиляции-репликации 12 можно начать с любого и кончать любым тактом. Однако в до,менной памяти 3 формирователи генерации, ввода, вывода и репликациианнигиляции будут запускаться только начиная с такта, определенного кодом, поданным на регистр 4 тактов с кодовых шин тактов. При равенстве содержимого счетчика 7 тактов и регистра 4 тактов блок 8 сравнения тактов выдает разрешающий потенциал на гРУппУ элемент И 20, на которую должен быть подан также оаэрешающий потенциал с блока 15 сравнения страниц. Блок 15 сравнения страниц запускает группу элементов И 20 только при равенстве кодов на счетчике 14 страниц и регистре 5 страниц, на который поступает код выбранной страницы с кодовых шин страниц, Таким образом, доменная память 3 работает в одном из режимов генера35 ции, ввода, вывода, аннигиляции-репликации (или в нескольких совмещенных режимах) только начиная с некоторой страницы, а в этой странице— начиная с определенного такта. Этим

40 достигается произвольная проверка и контроль доменной памяти 3 по любому . адресу и по любому разряду слова этого адреса.

Многотактовый режим может быть

45 одностраничным и многостраничным.

При работе в одностраничном режиме функционирует генератор 13 одиночной страницы, который выдает одиночный импульс через второй элемент ИЛИ 19, после подсчета счетчиком 7 тактов определенного количества тактов, определяемого.количеством позиций в ре.гистрах хранения в доменной памяти 3.

Содержимое счетчика 14 страниц после .подачи импульса с генератора 13 одиночной страницы увеличивается на "1".

Более одного импульса через второй элемент ИЛИ 19 на счетчик 14 страниц не проходит, так как второй элемент

И 17 закрыт запрещающим потенциалом

60 с генератора 13 одиночной страницы.

При работе в многостраничном режиме второй элемент И 17 открыт разрешающим потенциалам и импульсы со счетчика 7 тактов после подачи определенб5 ного количества импульсов (также оп1020862

Составитель И.Розенталь

Редактор М.Рачкулинец Техред E.Харитончик Корректор Г. Решетник

Заказ 3904/43 Тираж 594 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4 ределяемого количеством позиций s регистрах хранения доменной памяти ) проходят на счетчик 14 страниц, увеличивая его содержимое. При равенстве кодов счетчика 14 страниц и регистра 5 страниц блок 15 сравнения

5 страниц выдает разрешающий потенциал на группу элементов И, разрешая работу доменной памяти в раздельном или совмещенном режимах генерации, ввода, вывода, аннигиляции-репликации. 10

Таким образом, предлагаеиое устройство для контроля блоков доменной памяти позволяет проверять, контролировать и исследовать доменную память вплоть до каждой позиции регистров хранения, ввода и вывода в различных режимах с высоким быстродействием, а также организовывать гибкую временную диаграмму, обеспечивая наибопее надежную работу в указанных режимах.