Устройство динамического преобразования адреса

 

УСТРОЙСТВО ДИНАМИЧЕСКОГО ПРЕОБРАЗОВАНИЯ АДРЕСА, содержащее выходной регистр адреса, ассоциативную память, первый и второй входы, которой соединены соответственно с первым и вторым входами устройства, а выход выходного регистра адреса соединен с выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности и расширевход . ния функциональных возможностей за счет реализации функции управления резервом памяти, в него введены регистр управления резервом, группа элементов И, элемент ИЛИ, .коммутатор , вход адреса резерва которого соединен с первым выходом ассоциативной памяти, вход исходного адреса коммутатора соединен с вторым входом устройства, управляющий вход коммутатора соединен с выходом элемента ИЛИ, входы которого соединены с выходами соответствующего элемента И группы, первые и вторые входы каждог го элемента И группы соединены соответственно с выходом регистра упр,авления резервом и с соответствующим выходом ассоциативной памяти. , вход регистра управления резервом соединен, с первым входом.устройства, выход коммутатора соединен с вхбдом выходного m регистра адреса. О to tsD ОЬ сд

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

3(51) G 06 F 6 еее 4 е е Юе е

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ (21) 3402283/18-24 (22) 01 ° 03.82 (46) 07.06.83.Бюл. и 21 (72) А. П. Запольский, В. Б. Шкляр, В. А. Безруков и А. В. Якушев (53) 681.325(088.8) (56) l. Патент Франции, М 2291544, кл. G -06 F 9/46, опублик. 1976.

2. Патент США Р 3902164, кп. 340-172.5. опублик. 1973 (прототип). (54 )(57 ) УСТРОЙСТВО ДИНАМИЧЕСКОГО

ПРЕОБРАЗОВАНИЯ АДРЕСА, содержащее выходной регистр адреса, ассоциативную память, первый и второй входы. которой соединены соответственно с первым и вторым входами устройства, . а выход выходного регистра адреса соединен с вйходом устройства, о т— л и ч а ю щ е е с я тем, что, с целью повышения .надежности и расшире-„„SU„„1022165 . A ния функциональных возможностей за счет реализации функции управления резервом памяти, s него введены . регистр управления резервом, группа элементов И, элемент ИЛИ, коммутатор, вход адреса- резерва которого соединен с первым выходом ассоциативной памяти, вход исходного адреса коммутатора соединен с вторым входом устройства, управляющий вход коммутатора соединен с выходом элемента ИЛИ, входы которого соединены с выходами соответствующего. элемента

И группы, первые и вторые входы каждо го элемента И группы соединены соответственно с выходом регистра управления резервом и- с соответствующим выходом ассоциативной памяти, вход регистра управления резервом соединен . с первым входом. устройства, выход коммутатора соединен с входом выходного регистра адреса..

102216$

Изобретение относится к вычислительной технике и предназначено для управления резервом памяти вычисли" тельной системы.

Известно устройство управления резервным моделум памяти, которое содержит регистр адреса, компаратор и логические схемы дешифрации адреса в каждом модуле памяти. В случае отказа одного модуля памяти его адрес записывается в регистр адреса.. При. обращении по адресу отказавшего модуля по сигналу. из компаратора логические схемы дешифрации адреса блокируют выборку отказавшего модуля памяти, и разрешают выборку резервного модуля памяти j1) .

Недостатком известного устройства является наличие логических схем де.„шифрации адреса в каждом модуле памяти, 20 что сопряжено с существенными затратами оборудования ° Устройство не дает возможности организовать систему с несколькими резервными модулями памя»

25 ти, организовать резервирование памяти на уровне ячеек и зон.

Наиболее близким к предлагаемому является устройство динамического преобразования адреса в системе обра1 ботки данных с виртуальной памятью, содержащее выходной. регистр адреса,ассоциативную память, первый и второй входы котором соединены соответственно с первым и вторым входами устройства, а выход выходного регистра ад- З5 реса - с выходом устройства Г21 .

Однако такое устройство осуществляет динамическое преобразование адреса и не располагает возможностью управления резервом памяти, . 40

Цель изобретения - повышение надежности, расширение функциональных возможностей устройства за счет реализа-. ции функции управления резервом памя" ти, 45

Поставленная цель достигается тем, что устройство динамического преобразования адреса, содержащее выходной регистр адреса, ассоциативную память,.первый.и. второй входы . 50 которой .соединены соответственно с пер-. вым и вторым входами устройства, . выход выходного регистра. адреса соединен с выходом устройства, дополнительно содержит регистр управле- 55 ния резервом, группу элементов И, элемент ИЛИ, коммутатор, вход адреса резерва которого соединен с первым выходом ассоциативной памяти, вход

2 исходного адреса коммутатора соединен с вторым входом устройства, управляющий вход коммутатора - с выходом элемента ИЛИ,входы которого связаны с выходами соответствующего элемента И группы, первые и вторые входы каждого элемента И группы соединены соответственно с выходом регистра управления резервом и с соответствующим выходом ассоциативной памяти, вход регистра управления резервом связан с первым .входом устройства, выход коммутатора соединен. с входом выходного регистра адреса.

На фиг. 1 изображена блок-схема устройства динамического преобразования адреса; на фиг, 2 - блок-схема ассоциативной памяти, Устройство динамического преобразования адреса содержит ассоциативную память 1; регистр 2 управления резервом,, группу элементов И 3, элемент

ИЛИ 4, коммутатор 5, выходной регистр

6 адреса, Ассоциативная память 1 предназначе1на для хранения адресов резерва и .выдачи адреса резерва по соответствующему ему адресу отказа. Ассоциативная память.1 (фиг.2) содержит элемент.ИЛИ 7 и и блоков 84,8у,...,8 11 памяти, каждый из .которых содержит регистр адреса 9, регистр 1О адреса резерва, компаратор 11, элемент И 12.

Регистр 2 управления резервом предназначен для хранения информации с записи адреса резерва и адреса отказа -в определенную ячейку ассоциативной памяти 1, Регмстр управления резервом имеет Й разрядов, т.е. столько, сколь.ко ячеек в ассоциативной памяти. Единичное значение разряда регистра управления резервом указывает на то, что в соответствующую ячейку ассоциативной памяти была записана информация.

Устройство-работает следующим образом.

В исходном состоянии регистр 2 управления резервом сброшен, тем самым блокируются выходы элементов И из группы элементов 3, что приводит к отсутствию сигнала на выходе элемента ИЛИ 4. 8 этом случае разрешается прохождение адреса, поступающего нд второй вход устройства из устройства обработки информации через. коммутатор 5 в выходной регистр

6 адреса и далее на выход устройства в устройство памяти, т.е. адрес

3 10221 от устройства обработки информации не подвергается преобразованию.

Если обнаружится в устройстве. памяти отказааиая ячейка, то в ассоциативную память в один из блоков 5

81,82,..., 8 (наприиер, в блок 81 . в регистр 9 адреса записывается ее адрес,. а в регйстр адреса резерва

l0- записывается адрес резервной ячейкй, которая будет соответство- 10 вать отказавшей ячейке устройства.. памяти. Одновременно в регистре управления резервом 2. ставится в еди-. ницу бит, соответствующий..блоку .8<, Для. этих целей используется первый . -вход устройства. После этого е случае обращейия к :отказавшей ячейке памяти адрес из устройства обработки информации поступает в ассоциативную: память l, в ком- 20 . паратор 11 каждого блока 8,8>, 8в,.

На выходе компаратора, l l- блока 81

:: вйрабатывается сигнал сравнения, . который разрывает прохождение ад:реСа резеррйой ячейки через эле- 25 .. мейты И 12, ИЛИ: 7 на вход коммутатора- 5 . Одновременно сигнал сравнения, поступает на элемент--И 3 группы эле . ментов 3.;;так как на двух входах эле--. мента И:3 -единичйые сигналы, то на восходе аырабатйвается сигнал, который пройдя через элемент ИЛИ 4, поступает— в коммутатор 5 По .этому сигналу крмму,татор:5 разрешает прохождение адре- са. резервной ячейки из ассоциативной .35

65 4 памяти 1 в выходной регистр 6 .адреса и далее на выход устройства в устройство памяти. В этом случае адрес под-вергается динамическому преобразованию - адрес отказавшей ячейки памяти заменяется соответствующим адресом резервной ячейки.

Для продолжения работы вычислительной системы в случае отказа ячейки памяти необходимо восстановить информацию в резервной ячейке. В зависимости, где применено предлагаемое устройство, восстановление ин". формации может. быть осуществлено микро" программно, программного или может потребовать перегрузку операционной. системы или перезагрузку памяти микропрограмм. Однако во всех этих случаях вычислительная система не теряет работоспособности.

Технико-экономическая .эффективность изобретения заключается в том, что оно позволяет увеличить надежность вычислительной системы за счет организации. резервирования памяти.:

Выделение резерва в устройстве памяти является логическим и не требует каких-либр переделок устройства памяти. Предлагаемое устройство поз-воляет организовать резервирование на уровне страниц или модулей памяти за счет динамического преобразования соответствующей части адреса.

Составитель Г. Пономарева.

Редактор Н. Безродная Техред К.Кастелевич Корректор 0. Макаренко

Подписное

Заказ 4046/42 Тираж 706

ВНИИПИ Государственного комитета СССР по делам, изобретений и открытий

113035, Иосква, Ж-35, Раушская наб,, д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4