Пересчетная декада

 

ПЕРЕСЧЕТНАЯ ДЕКАДА, содержащая дешифратор и четыре триггера, тактовые входы которых соединены с входом пересчетной декады, прямой выход первого триггера соединен с первым управляющим:входом триггера, инверсный выход которого соединен с вторым управляющим входом третьего триггера, инверсный выход которого соединен с ВТОЕЯЛМ управляющим входола четвертого триггера, инверсный выход которого соединен с вторым управляющим входом второго триггера, прямые и инверсные выходы триггеров соединены с входами дешифратора, содержащего десять элементов И, выходы KOTOE JX соединены с выходами диаифратора, первый вход которого соединен с первыми входами второго и шестого элементов И, второй вход дешифратора соединен с первыми входами третьего, седьмого и восьмого элементов И, тре;тий вход дешифратора соединен с пер- ; вым входом десятого и с входом шестого элементов И, четвертый вход деишфратора соединен с вторыми входами седьмого, восьмого и с первым входом девятого элементов И, пятый вход дешифратора соединен с первым входом четвертого и вторым входом первого элементов И, шестой вход дешифратора соединен с вторыми входами третьего -и девятого элементов И, седьмой вход дешифратора соединен с вторым входом пятого элемента И, восьмой вход дешифратора соединен с третьими входами третьего и девятого элементов И, отличаю-щ а я с я тем, что, с целью упрощения пересчетной декады, инверсный выход первого триггера соединен с перi вым управлякицим входом третьего триггера , прямой выход которого соеди (Л нен с первым управлякищм входом первого триггера, второй управлякзщий С вход которого соединен с вторым управляющим входом второго триггера, первый и второй управляюцще входы четвертого триггера соединены между собой, а рервый вход дешифратора соединен с первым входом пятого элемента И, третий вход дешифратора соto ьэ единен, с первым входом первого элемента И, пятый вход дешифратора соединен с вторым входом второго со элемента И, шестой вход дешифратора соединен с третьим входом седьмого элемента И, седьмой вход дешифратора соединен с вторыми входами четвертого и десятого элементов И, восьмой вход дешифратора соединен с .третьим входом восьмого элемента И.

COOS СОВЕТСНИХ

COUWI

РЕСПУБЛИН,„SU„„1022311 А

3459 Н 0.3 К 23/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

fl0. ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

;. .;: (Р)

ОПИСАНИЕ ИЗОБРЕТЕНИЯ :::," " :- " и, К АВТОРСКОМУ СВИД.:ТЕЛЬСТБУ (2Ц 3403697/18-21 (221. 21. 01. 82 (46) 07.06.83. Бюл. 9 21 (72) И.И. Паньков и С.Г. Соляник (53) 621. 374 (088. 8)

56 1. Тычино К.К. Пересчетные декады. И., "Энергия", 1976, с. 36-38, . рис. 23 °

2. Авторское свидетельство СССР по эаявке Р 3298448/18-21, кл. Н 03. К 23/00, 25.05.81(прототип), 4авР

М 1Я

1 ауи4

I фуууц

I (54) (57) ПЕРЕСЧЕТНАЯ ДЕКАДА, содержащая дешифратор и четыре триггера, тактовые входы которых соединены с входом пересчетной декады, прямой выход первого триггера соединен с первым управляющим входом триггера, инверсный выход которого соединен с вторым управляющим входом третьего триггера„ инверсный выход которого соединен с вторым управляющим входом четвертого триггера, инверсный выход .которого соединен с вторым управляющим входом второго триггера, прямые и инверсные выходы триггеров соединены с входами дешифратора, содержащего десять элементов И, выходы которых соединены с выходами дешифратора, первый вход которого соединен с первыми входами второго и шестого элементов И, второй вход дешифратора соединен с первыми входами третьего, седьмого и восьмого элементов И, тре-тий вход дешифратора соединен с первым входом десятого и с вторым входом шестого элементов И, четвертый вход дешифратора соединен с вторыми входами седьмого, восьмого и с первым входом девятого элементов И, пятый вход дешифратора соединен с первым входом четвертого и вторым входом

:первого элементов И, шестой вход дешифратора соединен с вторыми входами третьего и девятого элементов И, седьмой вход дешифратора соединен с вторым входом пятого элемента И, восьмой вход дешифратора соединен с третьими входами третьего и девятого элементов И, о т л и ч а ю — . щ а я с я тем, что, с целью упрощения пересчетной декады, инверсный выход первого триггера соединен с первым управляющим входом третьего триг- Я гера, прямой выход которого соединен с первым управляющим входом первого триггера, второй управляющий вход которого соединен с вторым упч равляющим входом второго триггера, первый и второй управляющие входы четвертого триггера соединены между собой, а рервый вход дешифратора соединен с первым входом пятого элемента И, третий вход дешифратора со- единен.с первым входом первого элемента И, пятый вход дешифратора соединен с вторым входом второго . элемента И, шестой вход дешифратора соединен с третьим входом седьмого элемента И, седьмой вход дешифратора соединен с вторыми входами четвертого и десятого элементов И, восьмой вход дешифратора соединен с третьим входом восьмого элемента И.

Изобретение относится к устройствам подсчета импульсных сигналов и может быть использовано в измерительных и вычислительных системах с индикацией результатов.

Известна пересчетная декада,,содержащая счетчик на четырех триггерах, элемент ИЛИ и дешифратор, требующий для своего построения десяти логических элементов (1) .

Недостатком этой пересчетной декады является. необходимость относи тельно больших затрат оборудования для их реализации.

Наиболее близкой по технической сущности к предлагаемому устройству является пересчетная декада, содержащая дешифратор, четыре триггера и элемент ИЛИ, первый вход которого соединен с прямым выходом четвертоrо триггера, первый и второй управляющий входы которого соединены соответственно с.прямым и инверсным выходами третьего триггера, инверсный выход которого соединен с вторым управляющим входом элемента ИЛИ, выход которой соединен с управляющим входом первого триггера, выход которого соединен с первым управляющим входом второго триггера, инверсный выход которого соединен с вторым управляющим входом третьего триггера, первый вход которого соединен с вторым управляющим входом второго триггера и инверсным выходом четвертого триггера, счетный вход пересчет» ной декады соединен с тактовыми входами всех четырех триггеров, прямые и инверсные выходы которых соединены с входами дешифратора, содержащего десять элементов И, выходы которых соединены с выходами дешифратора, соединенными с.входами элемента индикации, первый вход дешифратора соединен с первыми входами второго, четвертого и шестого элементов

И, второй вход с первыми входами третьего, седьмого и восьмого элементов И, третий вход - с первыми входами пятого, шестого и десятого элементов И, четвертый вход с вторыми входами седьмого, восьмого и девятого элементов И, пятый вход— с первым входом первого элемента и вторыми входами четвертого и десятого элементов И„ шестой вход - c вторым входом третьего, с первым входом девятого и третьим входом восьмого элемейтов И, седьмой вход — .c вторыми входами первого, второго и пятого элементов И, восьмой вход-с третьими входами третьего седьмого и девятого элементов И (21 .

Недостатком этой пересчетной декады является относительная сложность ее, наличие элемента ИЛИ, и значительного количества внутренних связей между триггерами.

Цель изобретения - упрощение пересчетной декады, т.е. уменьшение числа логических элементов и количества внутренних соединений.

Поставленная цель достигается тем, что в пересчетной декаде, содержащей дешифратор и четыре триггера, тактовые входы которых соединены со счетным входом пересчетной декады. Прямой выход первого триггера соединен с первым управляющим входом второго триггера, инверсный выход которого соединен с вторым управляющим входом третьего триггера, инверсный выход которого соединен с вторым управляющим входом четвертого триггера, инверсный выход которого соединен с вторым управляющим входом второго триггера, прямые и инверсные выходы триггеров соединены с входами дешифратора, содержащего десять элементов И, выходы которых соединены с выходами дешифратора первый вход которого соединен с первыми входами второго и шестого эле-. ментов И, второй вход дешифратора соединен с первыми входами третьего, седьмого и восьмого элементов И, третий вход дешифратора соединен с первым входом десятого и с вторым входом шестбго элементов И, четвертый вход дешифратора соединен с вторыми входами седьмого, восьмого и с первым входом девятого элемента И, пятый вход дешифратора соединен с первым входом четвертого и вторым входом первого элемента И, шестой вход дешифратора соединен с вторыми входами третьего и девятого элементов И, седьмой вход дешифратора соединен с вторым входом пятого элемента И, восьмой вход дешифратора соединен с третьими входами третьего и девятого элементов И, инверсный выход первого триггера соединен с первым: управляющим входом третьего триггера, прямой выход которого соединен с первыми управляющим входом первого триггера, второй управляющий вход. которого соединен с вторым управляющим входом второго триггера, первый и второй управляющие входы четвертого триггера соединены между собой, а первый вход дешифратора соединен с первым входом пятово элемента И, третий вход дешифратора соединен с первым входом первого элемента И, пятый вход дешифратора соединен с вторым входом второго элемента И, шестой вход дешифратора соединен с третьим входом седьмого элемента И, седьмой вход дешифратора соединен с вторыми входами четвертого и десятого элементов И, восьмой вход дешифратора соединен с третьим входом восьмого элемента И.

S0

Структурная схема переачетйой декады приведена:на чертеже.

1022311

Уравнения выходов дешифратора

Номер импульса

31

Ъ ю»

431

43

0 0

21

Пересчетная декада содержит дешифратор 1 и четыре триггера 2-5, тактовые входы их соединены со счетным входом 6 пересчетного устройства, а прямые и инверсные выходы триггеров 2-5 с.входами дешифратора

1, выходы которого соединены с входами элемента 7 индикации, первый управляющий вход первого триггера 2 соединен с прямым выходом третьего триггера 4, инверсный выход которого соединен с первым и вторым управляющими входами четвертого триггера 5, инверсный выход которого соединен с вторыми управляющими входами второго 3 и первого 2 триггеров, инверсные выходы которых соединены соответственно с вторым и первым управляющими входами третьего триггера 4, первый управлякнщий вход второго триггера 3 соединен с прямым выходом первого триггера 2, дешифратор 1 содержит десять элементов

И 8-17, выходы которых соединены с выходами дешифратора 1, первый вход которого соединен.с первыми входами второго 9, пятого 12 и шестого 13 элементов И, второй вход дешифратора

1 соединен с первыми входами третьего 10, седьмого 14 н восьмого 15 элементов И, третий вход дешифратора

1 соединен с первыми входами перво- го 8, десятого 17 и с вторым входом шестого 13 элементов И, четвертый вход дешифратора 1 соединен с вторы-, ми входами седьмого 14, восьмого 15 и с первым входом девятого 16 элементов И, пятый вход дешифратора 1 соединен с вторыми входами первого 8, второго 9 и с первым входом четвертого 11 элементов И, шестой вход дешифратора 1 соединен с вторыми входами третьего 10, девятого 16 и с третьим входом седьмого 14 элементов-!

И, седьмой вход дешифратора 1 соеди нен с вторыми входами четвертого 11, пятого 12 и десятого 17 элементов И, восьмой вход дешифратора 1 соединен .с третьими входами третьего 10, восьмого 15 и девятого 16 элементов И.

Пересчетная декада работает следующим образом.

При поступлении входных- импульсов на вход 6 счетчик, образованный

10 триггерами 2-5, переключается в соответствии с таблицей. Правее каждого значения состояний счетчика приведены значения функций выходов дешифратора, преобразующего код счет 5-чика в унитарный десятичный, что приводит к зажиганию соответствующей цифры индикатора. В нижней строчке таблицы приведены значения функ. ций возбуждения триггеров.

Использование синхронного счетчика и одноступенчатость дешифратора исключают появление ложных сигналов на выходе дешифратора.

Использование счетчика, работающего в выбранном коде и имеющего

>>iструктурную схему, показанную на чертеже, в которую введены новые связи, такие как связь инверсного выхода первого триггера с первым управляющим*входом третьего тригге.39 ра.и связь прямого выхода третьего триггера с первым управляющим входом первого триггера, а также наличие связи между вторыми управляющими входами первого и второго триггера

З5 и наличие связи между первым и вторым входом четвертого триггера, позволя-. ет использовать одноступенчатый де.шифратор с общим числом входом, равным двадцати четырем, и исключить ,О элемент ИЛИ и уменьшить число связей между разрядами счетчика, что выгодно отличает его от прототипа;

1022311

Продолжение таблицы

Номер импульса

Уравнения выходов дешифратора

321

421

432

10

ВНИИПИ Заказ 4064/49

Тираж 93б Подписное

° Ю ЮЮ Э

Филиал ППП "Патент", г,Ужгород,ул.Проектная,4

П р и м е ч а н и е. Цифрами 1 2 3 4 в таблице обозначены прямые выходы триггеров, а 1,2.,3 и 4 - инверсные выходы триггеров.