Устройство для решения дифференциальных уравнений
1. УСТРОЙСТВО ДЛЯ РЕШЕНИЯ даФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ, содержащее блок управления, сумматор, регистр приращения аргумента, п блоков вычисления членов рядов Тейлора положительного аргумента и блок вычисления ч-ленов ряда Тейлора Отрицательного аргумента, накопитель значения функции и п-1 накопитель значений производных полоисительнрго аргумента , накопитель значения функции отрицательного аргумента, схему сравнения , регистр предпредыдущёго значения функции и регистр предыдущего значения функции, п групп элементов И, п-1 регистров производных и регистр функции/ срёдиненшае последовательно , выход i-гчэ (где , . 3,..., п) регистра производной подключен к первому информационному входу (}-1)-го регистра производной выход сумматора соединен с первым информационным входом регистра (п-Т)-й производной, выход каждого регистра производной и регистра функции соединен с первым входом , соответств Лощего блока вычисления, членов рядов Тейлора положительного аргумента, выходы каикдого из котоjpHX со второго по п-й, соединены (с первым входом соответствующего накопителя значений производтлх положительного аргумента, а клход первого - с первым входом накопите . ля значения функции положительного аргумента, выход каждого накопителя значений производных и функции положительного аргумента подключен к информационным входам элементов И .соответствующей группы с первой по п-ю, выходы которых соединены с вторыми информационными входами соответствующих регистров производных и функции, выход регистра функции соединен с первым входом блока вычисления членов ряда Тейлора отрицательного аргумента, выход которого соединен с первым входом накопителя значения функции отрицательного аргумента, выходы элементов и первой группы подключены к информационному входу соответствующих разрядов регистра предыдущего значения функции, выход которого соединен с информа .ционным входом регистра предпредыдущего значения функции, первый (.информационный вход схемы сравнения соединен с выходом накопителя НИИ функции отрицательного аргумента, 10 вторые входы блоков вычисления членов О9 рЭ 4ii рядов ТейлОра положительного аргумен-. та и второй вход блока вычисления .членов ряда Тейлора отрицательного аргумента соединены с выходом регистра приращения аргумента , первьа выход; .блока управления соединен с первым .управляющим входом каждого накопите ля з начений производных положитёЛвноigo . аргумента, значения функции положительного аргумента, значения фун ции отрицательного аргумента, второй выход блока управления (Соединен с управляющим входоь-. :каждого блока вычисления членов Р5До Тейлора положительного ар (ГумеНТа и блока вычисления членов Тейлора отрицательного аргумента.
СОЮЗ СОВЕТСКИХ
ВИ Л
РЕСПУБЛИК э(51) G 06 F 15 328
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTMA (21) 2839788/18-24 (22) 14.11.79 .(46) 15.06.83. Бюл. Р 22 (72) Б.П. Хижинский, Ю.С. Каневский и В.А. Кубыцкин (71) Киевский ордена Ленина политехнический институт им. 50-летия Вели, кой Октябрьской социалистической революции (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР
М 526905 кл. 6 06 Р 15/328, 1974.
2. Авторское свидетельство СССР
М 732880 кл. 6 06 Г 15/32 1977 (прототий). (54) (57} 1. УСТРОЙСТВ @ЛИ РЕЖДЕНИИ
ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ, содержащее блок управления, .сумматор, регистр приращения аргумента, и блоков вычисления членов рядов Тейлора положительного аргумента и блок вычисления- членов ряда Тейлора отрицательного аргумента, накопитель.эначенияфункции и и- 1 йакопитель значений производных положительного аргумента, накопитель-значения функции отрицательного аргумента, схему сравнения, регистр предпредыдущего значения функции и регистр предыдущего значения функции, и групп элементов И, п-1 регистров производных и регистр функции, соединенные последовательно, выход .i-го .(где 1=2
3,..., n) регистра производной подключен к первому информационному входу (1-1).-ro регистра производной; выход сумматора соединен с первым информационным входом регистра (и-1)-й производной, выход каждого .регистра производной и регистра фуйкции соединен с первым входом соответствующего блока вычисления., членов рядов Тейлора положительного аргум нта, выходы каждого из кото рых со второго по п-й, соединены
„„SU„„1023340 А! с первым входом соответствующего накопителя значений производных положительного аргумента, а выход первого — с первым входом накопите» ля значения функции положительного аргумента, выход каждого накопителя значений производных и функции положительного аргумента подключен к информационным входам элементов И соответствующей группы с первой по и-ю выходы которых соединены с вторыми информационными входами соответствующих регистров производных и функции, выход регистра функции соединен с первым входом блока вычисления членов ряда Тейлора отрицательного аргумента, выход которо- Е
O го соединен с первым входом накопителя значения функции отрицательного
- аргумента, выходы элементов И первой группы подключены к информационному входу соответствующих разрядов ре: гистра предыдущего значения функции, ф выход которого соединен с информационным входом регистра предпредыдущего значения функции, первый информационный вход схеьы сравнения соединен с выходом накопителя значе-, ний функции отрицательного аргумента, вторые входы блоков вычисления членов .рядов Тейлора положительного аргумента и второй вход блока вычисления. . членов ряда Тейлора отрицательного аргумента соединены .с выходом регист ра приращения аргумента первый выход . блока управления соединен с первым
I. ,управляккцим входом каждого накопите-! ля значений производных положительно ;го аргумента, значения функции положительного аргумента, значения - фунт4 ции отрицательного аргумента, втброй выход блока управления соединен c - -управляющим входо;
;каждого блока вычисления членов рядов Тейлора - положительного ар,"гумейта и блока вычйсления членов ря. да Тейлора отрицательного аргумента, 1023340 треТий выход блока управления соеди-, нен с первым управляющим входом регистра приращений аргумента, четвертый выход блока управления соединен .с первым управляющим входом регистров производных и регистра функции, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей за счет решения неоднородных линейных и нелинейных дифференциальных уравнений с переменными коэффициентами, в него введены п блоков коммутации нелинейностей, и блоков вычисления числовых значений производных произведения переменных, и генераторов переменных коэффициентов, генератор правой части, и-1 регистров начальных условий по производным и регистр начальных условий по функции, .блок задания интервала аргумента, регистр предыдущего значения частичной суммы, узел контроля нуля, триггер контроля, {п+1)-я, (n+2)-я и (п+3)-я группы элементов И, пересчетная схема и элемент И, причем входы производных и функции, входы номеров регистров производных и регистра функции блоков коммутации нелинейностей соединены соответственно с выходами регистров производных и регистра функции и с соответствующими входами номеров регистров производных и регистра функции устройства, входы производных и функции, вход переменного коэффициента и вход количества сомножителей в нелинейности блоков вычисления числовых значений производных произведения переменных соответственно соединены с выходами соответствующих блоков коммутации нелинейности, с первыми выходами соответствующих генераторов переменных коэффициентов и с входом задания количества сомножителей в нелинейности устройства, первый вход блока управления подключен к входу задания количества сомножителей в нелинейности устройства, выходы блоков вычисления числовых значений производных произведения переменных и первый выход генератора правой части соединены с соответствукицими входами сумматора, информационные входы генераторов переменных коэффициентов и генератора правой части соединены с входами шага, постоянных коэффициентов и начальных усло.:вий генераторов устройства, вторые выходы которых соединены с соответствующими (и+1) -ми входами элемента И, выходи элементов И с первой ло и — ю группы соединены с соответствующими выходами производных и функции устройства, с первыми инфор. мационными входами соответствующих регистров начальных условий по производным и функции выходы которых соединены с вторыми входами соответ. ствующих накопителей значений производных и функции положительного аргумента и с третьими информационными входами соответствующих регистров производных и функции, второй и третий входы накопителя значений функции отрицательного аргумента соединены соответственно с выходом регистра начальных условий по функции и с выходами элементов И первой группы, выход накопителя значения функции отрицательного аргумента соединен с информационным входом регистра предыдущего значения частичной суммы, выход которого подключен к информационным входам элементов И (n+2)-й группы, выходы которых подключены к второму информационному входу схемы сравнения, выход регистра предпредыдущего значения функции подключен к информационным входам элементов И (n+3)-й группы, выходы которых подключены к третьему информационному входу схемы сравнения, управляющие входы элементов И (n+2)-й и (n+3) -й групп подключены соответственно к нулевому и единичному выходам триггера контроля, единичный вход которого, второй управляющий вход накопителя значений функции отрицательного аргумента, первые управляющие входы регистров начальных условий по производным и о функции, управляющие входы элементов И групп с первой по (и+1)-ю, управляющий вход регистра предпредыдущего значения функции, первый управляющий вход регистра предыдущего значения функции, вторые управляющие входы регистров производных и регистра функции, второй вход блока управления и первый установочный вход пересчетной схемы подключены к выходу элемента И, (n+2)-й вход которого соединен с выходом схемы сравнения, первый управляющий вход схемы сравнения соединен с выходом узла контроля нуля, вход которого соединен с выходом блока вычисления членов ряда Тейлора отрицательного аргумента, нулевой вход триггера контроля, третьи управляющие входы регистров производных и функции, вторые управляющие входы накопителей значений производных и функции положительного аргумента, третий управляющий вход накопителя значения функции отрицательного аргумента, второй управляющий вход регистра приращения аргумента, первый управляющий вход блока задания аргумента, третий вход блока управления соединены с выходом пересчетной схемы, второй информационный вход регистра предыдущего значения функции, .вторые информационные входы регист1023340 ров начальных условий по производным и по функции, третьи входы накопителей значений производных и функции положительного аргумента, четвертйй вход накопителя значения функции отрицательного аргумента, четвертые информационные входы регистров произ водных и функции, а также информационный вход блока задания интервала аргумента и информационный вход регистра приращения аргумента соединены с входом задания начальных условий,.границ интервала и шага устройства, четвертый вход блока управления соединен с первым выходом бло ка задания интервала аргумента, второй выход которого подключен к инфор мационным входам элементов И (и+1)-й группы, выходы которых соединены с выходом аргумента устройства, первый выход блока управления соединен со вторым управляющим входом схемы сравнения, с управляющим входом реги. стра предыдущего значения частичной суммы, четвертый выход блока управле. ния соединен со вторым установочным входом пересчетной схемы, пятый выход блока управления соединен со вто рыми управляющими входами регистров начальных условий по производным и по функции, со вторым управляющим входом регистра предыдущего значения функции, со вторым нулевым входом триггера контроля, шестой. выход блока управления соединен со вторым управляющим входом блока задания интервала аргумента. Кроме того, первый, второй, третий, четвертый, пятый и седьмой выходы блока управления, а также выход элемента И и выход пересчетной схемы соединены соответственно с управляющими входами генераторов переменных коэффи-. циентов и генератора правой части, седьмой выход блока управления соединен с управляющими входами блоков коммутации нелинейностей, с управлякв1ими входами блоков вычисления числовых значений производных произведений переменных, с входом пересчет» ,иой схемы. 2. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что каждый генератор переменных коэффициентов и генератор правой части содержат сумматор, регистр приращения аргумента, р блоков вычисления членов рядов Тейлора положительного аргумЕнта и блок вычисления членов ряда Тейлора отрицательного аргумента, накопитель значения функции и р-1 накопителей значений производных положительного аргумента, накопитель значения функции отрицательного аргумента, схему сравнения, регистр пред. предыдущего значения функции и ре:гистр предыдущего значения функции р+2 групп элементов И, р-1 регист.,ров производных и регистр функции, р-1 регистров начальных условий по производным и регистр начальных условий по функции,. р регистров постоян:ных коэффициентов, р узлов умножения, регистр предыдущего значения частичной суммы, узел контроля нуля, триггер контроля, регистры производных и функции соединены последовательно, выход i-го (гце i 2,3,..., р) регистра подключен к первому информационному входу (i — 1)-го регистра, выход каждого регистра производных и регистра функции соединен с первым входом соответствующего блока вычисления членов рядов Тейлора положительного аргумента и с первым входом соответствующего узла умножения, второй вход которого соединен с выходом соответствующего регистра постоянных коэффициентов, выходы узлов умножения соединены с соответству1ощими входами сумматора, выход которого соединен с первым информацион ным входом регистра (р-! )-й производной, выходы блоков вычисления членов рядов Тейлора положительного аргумента со второго по р-й сое динены с первыми входами соответст вующих накопителей значений производных положительного аргумента, а выход первого блока вычисления членов ряда Тейлора соединен с первым входом накопителя значения функции положительного аргумента, выход регист. ,ра функции соединен с первым входом блока вычисления членов ряда тейлора отрицательного аргумента, выход которого соединен с первым входом накопителя значения функции отрицательного аргумента, выходы накрпи телей значений производных и функции положительного аргумента подключены соответственно к информационному входу элементов И групп с первой по р-ю, выходы которых соединены со вторыми информационными входами сост ветствующих регистров производных и функции и с первыми информацион; ными входами соответствующих регист- ров начальных условий по производным и по функции, выходы которых соединены со вторыми входами соответствующих накопителей значений производных и функции положительного аргумента и с третьими информационными входами соответствующих регистров производных и функции, второй и третий входы накопителя значения функции отрицательного аргумента соответственно соединены с выходом регистра начальных условий по функции и с выходом элементов И первой группы, выход накопителя значения функции отрицательного аргумента соединен с первым информационным входом схемы сравнения и с информационным
1023340 входом регистра предыдущего значения частичной суммы, выход которого подключен к информационным входам элементов И (р+1)-й группы, выходы которых подключены ко второму информационному входу схемы сравнения, выходы элементов И первой группы подключены к первому информационному входу разрядов регистра предыдущего значения функции, выход которого соединен с информационным входом регистра предпредыдущего значения функции, выход регистра предпредыдущего значения функции подключен к информационным входам элементов И (p+2)-й группы, выходы которых подключены к третьему информационному входу схемы сравнения, управляющие входы элементов И (р+1 )-й и (р+2)-й групп соответственно подключены к нулевому и единичному выходам триггера контроля, первый управляющий вход схемы сравнения соединен с выходом узла контроля нуля, вход которого соединен с выходом блбка вычисления членов ряда
Тейлора отрицательного аргумента, вторые входы блоков вычисления членов рядов Тейлора положительного аргумента и блока вычисления членов ряда Тейлора отрицательного аргумента соединены с выходом регистра приращений аргумента, информационный вход регистра приращений аргумента, информационные входы регистров постоянных коэффициентов, второй информационный вход регистра предыдущего значения Функции, вторые информационные входы регистров начальных условий по производным и по функции, третьи входы накопителей. значений производных и функции положительного аргумента, четвертый вход накопителя значений функции отрицательного аргумента, четвертые информационные входы регистров производных и функции подключены к информационному входу генератора, первые управляющие, входы накопителей значений производ-: ных положительного аргумента, значения функции положительного аргумента, значения функции отрицательного аргумента, второй управляющий вход схемы сравнения, управляющий вход .регистра предыдущего значения частичной суммы, управляющие входы блоков вычисления членов рядов Тейлора положительного аргумента и блока вычисления членов ряда Тейлора отрицательного аргумента, первый управляющий вход регистра приращения аргумента, первые управляющие входы регистров производных и регистра функции, пер вые управляющие входы регистров начальных условий по производным и по функции, первый нулевой вход триггера контроля, первый управляющий вход регистра предыдущего значения функции, управляющие входы узлов умножения, управляющие входы регистров постоянных коэффициентов; а также единичный вход триггера контроля, второй управляющий вход регистра предыдущего значения функции, управляющий вход регистра предпредыдущего значения функции, второй управляющий вход накопителя значения функции отрицательного аргумента, управляющие входы элементов И групп с первой по р-ю, вторые управляющие входы регистров производных и регистра функции, вторые управляющие входы регистров начальных условий по производным и по Функции, второй нулевой вход триггера контроля, третьи управляющие входы регистров производных и функции, вторые управляющие входы накопителей значений производных и функции положительного аргумента, третий управляющий вход накопителя значения функции отрицательного аргумента, второй управляющий вход регистра приращения аргумента соединены с управляющим входом генератора, выход регистра функции подключен к первому выходу генератора, выход схемы сравнения подключен ко второму выходу генератора.
3. Устройство по.п.1, о т л и ч а ю щ е е с я тем, что блок вычисления числовых значений производных произведения переменных, количество которых равно 1+ у (где 4 =1, 2,...,q), а порядок производных равен i (где 1=0,1,2, ..., k- l ),. содержит k q регистров первых сомножителей и их производных i-й (где
i:= 1 -, k ) строки 4 -го (где $ =1-. y) столбца,. (k-1)q регистров вторых сомножителей и их производных i-й (где 1=2+ k ) строки 1)-ro (где
9--1:q) столбца и регистр вторых сомножителей и их производных первой строки первого столбца, k-1 регист- ров коэффициентов, k-2 двухвходовых сумматоров коэффициентов, k-2 первых узлов умножения, k вторых узлов умножения, k-входовый сумматор, группу элементов И, регистр количества сомножителей в нелинейности, причем выходы каждых предыдущего и последующего регистров коэффициентов подключены к входам соответствующего двухвходового сумматора коэффициентов, выход которого подключен к информационному входу того же последующего регистра, выходы регистров коэффициентов, за исключением выхода первого регистра коэффициентов, соединены с первыми входами соответствующих первых узлов умножения, вторые входы которых соединены с выходами регистров первых сомножителей и их производных первого столбца соответствующей t-й (где i=2-, k-1) стро1023340.ки, при этом выходы регистров первых сомножителей и их прбизводных первого столбца i-й (где i.=l- .k3 строки соединены с первыми информационными . входами регистров первых сомножителей и их производных всех q столбцов соответственно той же i-й строки, выходы регистров первых сомножителей и их производных "О-го (где
Ф=2,3,, с1,) столбца каждой 1-й (где 1=1 k) строки соединены со вторыми информационными входайи регистров первых сомножителей и их производных (g-1)-го столбца той же каждой I é ñòðîêè, третьи информационные входы регистров первых сомножителей и их производных 1-го, 2-го, -ro столбцов всех i (где
1=1:k) строк подсоединены к соответ-. ствуюв.им входам производных и функции блока, выходы первых узлов умножения и выходы регистров первых сомножителей и их производных первой и k-й строк первого столбца соединены с первыми входами соответствующих вторых узлов умножения, вторые входы которых соединены с выходами соответствующих регистров вторых сомножителей и их прбизводных первого столбца i-й (где i=2-;k) строки и регистра вторых сомножителей и их производных первого столбца первой строки, выходы вторых узлов умножения соединены с входами k-входового сумматора, выход регистра вторых сомножителей и.их производных первого. столбца первой строки и выходы регистров вторых сомножителей и их производных первого столбца i-й (где i=2". k-1 ) строки соединены с первыми информационными вхо.дами регистров вторых сомножителей и их производных всех q столбцов последующей I+1 строки, выходы регистров вторых сомножителей и их производных 11-го (где Д=2,3,...;q J столбца каждой i-й (где i=2- .k) стро ки соединены со вторыми информацион-: ными входами регистров вторых сомножителей и их производных (4-1)-ro столбца той же каждой i-ой строки, первый и второй. информационные вх<5ДЫ; регистра вторых сомножителей и их производных первой строки первого столбца соответственно соединены с входом переменного коэффициента бло: ка и с выходом k-входового суммато-:,: ра, при этом выход k-входового сум-: матора подключен к входу группы элементов И, выход которой соединен с выходом блока, первые управляющие входы регистров первых сомножителей и их производных 1-ro, 2-ro,..., qro столбцов i-x (где i=1 1с) строк и ре;гистров вторых сомножителей и их производных 1-го, 2-ro, ..., q-ro столбг,ов i-х (где i=2-,k) строк соединены с соответствующими выходами регистра к зличества сомножителей в нелинейности, вход которого соединен с входом количества сомножителей
::в нелинейности блока, первый управляющий вход регистра вторых сомножи телей и их производных первой строки
:первого столбца, вторые управляющие входы регистров первых сомножителей и их производных и регистров вторых сомножителей и их производных, син» хронизирующие входы регистров первых
:сомножителей и их производных, регистров вторых сомножителей и их про. изводных и регистров коэффициентов, за исключением первого регистра коэффициентов, третьи управляющие входы регистров первых сомножителей .и их производных, управляющий вход группы элементов И, управляющие
;входы первых и вторых узлов умноже: ния соединены с управляющим входом
:блока.
4. Устройство по п.1, о т л н ;ч а ю щ е е с я тем, что блок зада ния интервала аргумента содержит регистр приращения аргумента, сумматор, регистр .значения аргумента в начале интервала, регистр значения аргумента в койце интервала, схему сравнения, причем первый вход сумматора соединен .с выходом регистра приращений аргумента, информационный вход которого соединен с информационным входом блока, второй вход сумматора и его выход соединены. соответственно с выходом и первым информационным входом регистра зна« чения аргумента в начале интервала, при этом выход регистра значения аргумента в начале интервала соединен с первым выходом схемы сравнения, второй вход которой соединен с входом регистра значения аргумента в конце интервала, второй информационный вход регистра значения аргумента в начале интервала и информационный вход региона значения аргумента в конце -интервала соединены с информационным входом блока, первый управляющий вход регистра значения аргумента в начале интервала соединен с первым управляющим входом бло- . ка, второй управляющий вход регистра приращения аргумента, второй уп .равляющий вход регистра значения аргумента в начале интервала и управ; ляющий вход регистра значения аргумента в конце интервала, третий управляющий вход регистра приращения
;аргумента и третий управляющий вход ;регистра значения аргумента в нача:ле интервала соединены с вторым уп равляющим входом блока, первый выход блока соединен с выходом схемы сравнения, второй выход блока соединен с выходом регистра значения аргумента в начале интервала.
1023340
5. Устройство по п.1, о т л и— ч а ю ц е е с я тем, что блок вычио ления членов ряда Тейлора содержит регистр, узел деления, первый узел умножения, второй узел умножения, причем выходы первого узла умножения и регистра соответственно соединены с первым информационным входом регистра и с входом делимого узла деления, выход которого соединен с первым входом первого узла умножения. и с первым входом второго узла умножения, второй вход и выход которого соответственно соединены с первым входом и выходом блока, второй вход первого узла умножения и второй информационный вход регистра соединены со вторым входом блока, вход делителя узла деления, управляющий вход регистра, управляющий вход узла деле ния, управляющие входы первого и второго узлов умножения соединены с управляющим входом блока.
l б. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления содержит генератор тактовых импульсов, пять синхронных, RS-триг-: геров, два асинхронных RS-триггера, девятнадцать элементов И, группу элементов И, семь элементов ИЛИ, два дешифратора, регистр с единичным кодированием, три пересчетные схемы, кольцевой счетчик, кнопку
".Исходное состояние", кнопку "Пуск", причем единичный выход первого синхронного RS-триггера соединен с первыми входами первого, второго, третьего, пятого, шестого, восьмого элементов И, а нулевой выход соединен с его единичным синхронным входом и с первым входом седьмого элемента И, единичный выход второго синхронного
RS-триггера соединен со вторыми вхо дами первого, шестого, восьмого зле ментов И, а нулевой выход соединен с первым входом четвертого элемента И и вторыми входами третьего, пятого и седьмого элементов И, единичный выход третьего синхронного
RS-триггера соединен со вторыми входами второго элемента И, четвертого элемента И и с третьим входом шестого элемента И, а нулевой выход — с третьими входами первого и восьмого элементов И, выходы первого, второго, третьего элементов И подключены к соответствующим входам первого элемента ИЛИ, выход которого соединен с нулевым синхронным входом первого синхронного RS-триггера, выходы четвертого и пятого элементов И подключены к соответствующим входам второго элемента ИЛИ, выход которого соединен с единичным син хронным входом второго синхронного
RS-триггера, выходы шестого и седь; мого, элементов И подключены к соответствующим входам третьего элемента ИЛИ, выход которого соединен с нулевым синхронным входом третьего синхронного RS-триггера, выход восьмого элемента И соединен с нулевым и единичным синхронными входами соответственно второго и третьего синхронных RS-триггеров, единичный выход четвертого синхронного.
RS-триггера соединен с первыми вхо-,. дами девятого, двенадцатого и тринадцатого элементов И, а нулевой выход соединен с первыми входами девятого и одиннадцатого элементов И, единичный выход пятого синхронного RS-триггера соединен со вторыми входами девятого, десятого и двенадцатого элементов И, а нулевой выход соединен со вторыми входами одиннадцатого и тринадцатого элементов И, выходы девятого и тринадцатого, десятого и одиннадцатогоэлементов И соответственно подключены к соответствующим входам четвертого и пятого элементов HJIH, выходы которых соответственно соединены с нулевым и единичным синхронными входами четвертого синхронного
RS-триггера, выходы двенадцатоro и тринадцатого элементов И соответственно соединены с нулевым и единичным синхронными входами пятого синхронного RSтриггера, первые нулевые асинхронные входы первого, второго, третьего, четвертого и пятого синхронных RSтриггеров соединены с выходом кнопки "Исходное состояние", вход которой соединен с выходом генератора тактовых импульсов, единичный асинхронный вход первого синхронного
RS-триггера и вторые нулевые асинхронные входы второго, третьего, четвертого и пятого синхронных RSтриггеров соединены с выходом шестого элемента ИЛИ, синхронизирующие входы первого, второго, третьего, четвертого и пятого синхронных RSтриггеров соединены с выходом четырнадцатого элемента И, первый и второй входы которого соответственно соединены с выходом генератора тактовых импульсов и с единичным выходом первого асинхронного RS-триггера, единичный вход которого подключен к выходу кнопки "Пуск", вход которой соединен с выходом генератора тактовых импульсов, выходы первого, второго и третьего синхронных RS-триггеров подключены к входам первого дешифратора, а выходы четвертого и пятого синхронных RS-триггеров подключены к входам второго дешифратора, нулевой выход первого дешифратора соединен с управляющим входом регистра с единичным кодированием, пер. вый выход первого дешифратора сое1023340 на интервале динен с установочным входом кольце вого счетчика и с нулевым входом второго асинхронного. RS-триггера, второй выход первого дешифратора сое- динен с первыми входами K элементов И группы элементов И, с первыми входами седьмого элемента ИЛИ, девятнадцатого элемента И и с входом кольце-, вого счетчика, третий выход первого дешифратора соединен с первыми входами пятнадцатого и шестнадцатого элементов И, вторые входы которых соединены с выходом четырнадцатого элемента И, четвертый выход первого дешифратора соединен со вторым входом седьмого элемента. ИЛИ, пятый выход первого дешифратора соединен с единичным входом второго асинхрон ного RS-триггера,:единичный выход .которого соединен со.вторым входом девятнадцатого элемента И, седьмой выход первого дешифратора соединен с третьим входом одиннадцатого эле ": мента И, выход. регистра с единичным кодированием соединен с входом установки коэффициентов пересчета первой пересчетной схемы, вход которой .. соединен с выходом второй пересчет- . ной схемы, вход второй пересчетной схемы соединен с выходом пятнадцатого элемента И, кроме того, выход второй пересчетной схемы соединен с четвертыми входами первого и вось-, мого элементов И, а выход первой пересчетной схемы соединен с пятымвходом первого элемента И, установочные входы первой, второй и третьей пересчетной схем соответственно соединены с выходом кнопки ."Исходное
1 состояние и с выходом шестого элеи
Мента ИЛИ, первый выход второго деИзобретение относится к вычис= .лительной технике и может быть ис пользовано для решения с заданной точностью неоднородных линейных и нелинейных дифференциальных уравнений с переменными коэффициентами.
Известно устройство для решения дифференциальных уравнений, .содержащее регистр функции, регистры производных, регистры приращений функции, приращений производных и приращений аргумента, регистр старшей производной, регистры постоянных и переменных коэффициентов, блоки анализа, триггеры знака, :блок правления, коммутатор, блок ,сдвига и блок элементов ИЛИ 1). шифратора соединен с первыми входами .семнадцатого и восемнадцатого эле,ментов И, вторые входы которых сое динены с выходом четырнадцатого элемента И, выход семнадцатого элемента И соединен с входом третьей пересчетной схемы. выход которой соепинен с третьим входом тринадцатого злемента И, к первому входу блока подключен информационный вход регистра с единичным кодированием, ко вто" рому входу блока подключен первый вход шестого элемента ИЛИ, к третьему входу блока подключен второй вход .шестого элемента ИЛИ и второй выход блока, к четвертому входу блока под1ключен нулевой вход первого асинхрон ного RS-триггера, к первому выходу блока подключены нулевой выход первого дешифратора, второй и третий выходы второго дешифратора, ко вто рому -выходу" блока подключены третий .вход блока, седьмой выход первого
:дешифратора и выход восемнадцатого
;элемента И, к третьему выходу бло-
;ка подключен нулевой выход первого ! .дешифратора, к четвертому выходу .блока подключены нулевой и шестой, выходы первого дешифратора, к пятому вь1ходу блока подключен нулевой выход первого дешифратора,. к шестому выходу блока подключены нулевой
;и первый выходы первого дешифратора, к седьмому выходу блока подключены .первый, второй .и пятый выходы первого дешифратора, выходы k элементов И группы, выходы седьмого элемента ИЛИ, шестнадцатого и девят,:надцатого элементов И и выходов первой пересчетной схе мые
В этом устройстве решение одно-:родного линейного дифференциального уравнения с постоянными коэффициентами
Ь) . (и-<)
У а,, У +...+a„Y +а Y .(1) (2) при начальных условиях у i (-i) о о о о (3) происходит путем вычисления числовых значений частичных сумм (Wt) h" 1 (и) ("
Y. =У + .; +Y) +Y) — 1, (4)
1+ j ° ("
1023340 и-л
„(и и (и1 и +л f 1 7п 1)1 ьУ „= bY .+... + b „Y(° °
1 У. - b Y. фбg Ч соответственно рядов Тейлора
1 — х ) „ "< „ ) z Y(N> ) )х K >Ð
1--0
) 1 для каждой точки интервала j+1, где
j =0 —: r-1, с шагом
h= hx- — z х "х
> (6) йричем количество точек r такое, что выполняется условие h<1.
Числовые значения частичных сумм (4) соответственно представляют.числовые значения функции Y1qq, являющейся решением уравнения (1), и пРоизвоДных У л,...,V „л .в точке
1+1 интервала.
При решении уравнения (1} устройство работает в трех последовательных во времени режимах.
В первом режиме формируются и вычисляются числовые значения переменных коэффициентов
h1 ь. — —, 1 i! для 1=1,2,..., n
Всего за время решения уравнения (1) вычисления в этом режиме выполняются один раз.
Во втором режиме формируется и вычисляется числовое значение старшей производной
Ь) ь-")
Y. =а Y +... +a В третьем режиме формируются и .вычисляются числовые значения функции и производных = Y + Yj++q У1+л = Y1 +ьУ,л =у>)-л +gv". л лбЛ j+4 > в точке j+1 интервала. Для этого первоначально формируются и вычисля ются числовые значения приращений функции и производных У „=Ь V.. +... +Ь „V ° +Ь У., („ ) (>)1 в точке j аргумента. Всего за время решения уравнения (1} вычисления в этом режиме выполняются r раз. в точке j+1 интервала. Всего за время решения уравнения (1) вычисления в этом режиме выполняются r раз. Известно, что точность вычислений с использованием ряда Тейлора 10 при заданной величине шага зависит от количества членов в частичной сумме, посредством которой этот ряд Тейлора представляется. Чем больше количество членов будет содержать15 ся в частичной сумме, тем с большей точностью будет получен результат. Поскальку количество членов в частичных суммах (4) соответственно равно n+1, и, ..., 1, где n — поря20 док решаемого уравнения (l), то при заданной величине шага h. точность вычисления числовых значений производных Y „,..., У(илл) в данной 1 л-л точке интервала понижается с каждым повышением их порядка, что понижает точность вычисления числового значения функции Улбл в последующей точке интервала. Кроме того, чем ниже порядок и, тем с меньшей точностью будет вычислено числовое значение функции Y л. Следовательно, неодинаковое количество членов в частичных суммах (4) обуславливает:в устройстве понижение точности решения уравнения (1) в каждой последующей точке интервала, а зависимость количества членов в частичной сумме, представляющей функцию Y.„, от порядка решаемого уравнения (1) обуславливает в устройстве зависи4() мость точности решения уравнения (1) от его порядка. В связи с тем, что количество членов в частичной сумме, представляющей функцию Y> „, ограничено по45 Рядкоми Решаемого Уравнения (1), то достичь заданной точности решения этого уравнения можно путем подбора соответствующей величины шага h. Для этого требуется получить контрольные решения уравнения (1) с различными величинами шага h путем решений этого уравнения на устройстве, а затем сопоставить и сравнить эти решения между собой. Однако необходимость подбора требуемой величины шага значительно увеличивает время получения решения, а последовательный во времени характер вычислительного процесса в устройстве также значительно увели60 чивает время получения решения. Наиболее близким по технической сущности к предлагаемому является устройство, содержащее блок управления, сумматор, регистр приращений аргумента, блоки вычисления член 1023340 65нов рядов Тейлора положительного аргумента и блок вычисления членов ряда Тейлора отрицате)тьного аргумента, .накопители значений функции и пройзводных положительного аргумента, накопитель значения функции отрицательного аргумента, схему сравнения, регистр предпредыдущего значения функции и регистр предыдущего значения функции, . группы элементов И,.регистры постоянных коэффциентов„ блоки умножения, регистры производных и-регистр функции, которые соединены последовательно в порядке убывания порядка производной, выходы каждого регистра производных и регистра функции соединены с первыми входами соответствующих блоков умножения, второй вход каждого блока умножения соединен с выходом соответствующего регистра постоянных ко эффициентов, выходы блоков умножения соединены с входами сумматора, выход которого соединен с входом регистра (n-1)-ой производной, выходы регистров производных и регистра функции соединены .с первыми входами соответствующих блоков вычисления членов рядов Тейлора положительного аргумента, выходы которых соединены соответственно с входами накопителей 3Q значений производных и накопителя значения функции положительного аргумента, выходы которых через группы элементов И соединены соответственно с входами регистров производ- 35 ных и рег«истра функции, выход регистра функции соединен с первым входом блока вычисления членов ряда Тейлора отрицательного аргумента, выход которого соединен с входом накопителя, 4О значений функции отрицательного аргумента, вход регистра предыдущего значения функции через группу элементов И соединен с выходом накопителя значений функции положительного аргумента, выход регистра предыдущего значения функции соединен с входом регистра предпредыдущего значения функции, входы схемы срав.нения соединены соответственно с выходами накопителя значений функции отрицательного аргумента и регистра предпредыдущего значения функции, выход схемы сравнения соединен с управляющими входами групп элементов И, регистров предпредыдущего значения функции, предыдущего значения функции, с первыми управляющими входами регистра функции и регистров производных и с входом блока управления, вторые входы блоков вычисления членов рядов Тейлора положительного аргумента и вычис-, ления членов ряда Тейлора отрица.тельного аргумента.соединены с выхо« дом регистра приращений аргумента, управляющий вход которого, управляю ,щие входы регистров постоянных коэф фициентов, управляющие входы накопителей значений производных положительного аргумента, значения.функции положительного аргумента, значения функции отрицательного аргумента, блоков вычисления членов рядов Тейлора положительного аргумента и вычисления членов ряда Тейлора отрицательного аргумента, вторые управляющие входы регистра функции и регистров производных соединены с соответствующими выходами блока управления. В этом устройстве решение однородного линейного дифференциального уравнения с постоянными коэффициентами (i ) на интервале (2), при начальных условиях (3), с шагом (6) происходит в результате протекания параллельно во времени двух вычислительных процессов. Первый вычислительный процесс обуславливает формирование и вычисление по уравнению «)«+ s) (+ ) . (а+И (в) + +a. Y- +aо У, 5. и1 3. м j О представляющему уравнение () ), от ко торого взята t-я, где t=-. i, i--0,1,2, производная, числового значения производной У «"+ в точке ), где j=1,2,...,г-1, интервала. Этим подготавливаются числовые значения про.изводных ф+Е), Y>(», ..., У,« « Е), ко- . торые, если учесть, что очередное значение i увеличивается на единицу,. являются исходными числовь ии значениями производных Ур, У«, Y(" е, необходимыми для обеспечения вычислений во втором вычисли.тельном процессе при очередном значении Второй вычислительный процесс обуславливает формирование и вычис :ление числовых значений членов (в) (- h ) . «е) h â Р У Р О+в) hi (М«е) hi в точках j-1 и j+1 интервала соответственно рядов Тейлора (5), суммирование числовых значений членов (7) с числовыми значениями соответственно частичных сумм Е-4 «4) («h)) У ° "-: Y ()-1) е-4 =o «() « — (8) (j1),Е- «=о (ю«» У, ., „ 1023340 в точках j-1 и j+1 интервала тех же рядов Тейлора (5)(при k=0 числовые значения частичных сумм (8) равны нулю) с целью получения и накопления более точных, по сравнению с.числовыми значениями частичных сумм (8 ), числовых значений частичных сумм (е) (-(„)е э еТ (е) е +Y) у(»+е) И () ! Я! ! У(1-»),0 (1-»)(!-» У У(;)+»),e (1+4Е-» — Y (1+») i. +» у (1+1) Е ° ° ° ° (»!») (na+(i) Цм) i =У(».»)Е-» +Yj в тех >ке точках j-1 и j+1> где j=1,2,...,r-1, интервала соответст- 20 венно рядов Тейлора (5) для {=0,1,2, Числовые значения частичных сумм: (9) соответственно представляют чис-; ловые значения решений У1-л и У1 » 25 в точках j-1 и j+1 интервала, чйсловые значения производных У,„ »,...! Y)+» решения в точке j+1 интервала, точность вычисления которых определяется одинаковым количеством однотипных членов соответственно рядов Тейлора (5), равным е+1 и не эависяшим от порядка и уравнения (t ). Поскольку при заданной величине шага h точность вычисления числовых значений частичных сумм (9) повышается каждый раз при каждом очередном увеличении значения i, то числовые. значения решений Y «„ и У1».л в точках j-1 и j+1 интервала, числовые значения производных решения Y „, 40 Y +„) в точке )+1 интервала могут (ать вычислены с любой точностью посредством.соответствующего увеличения значения Точность вычисления числовых зна- 45 чений искомых решений У1< и Y>+» в точках 3(-I и j+? интервала, искомых производных У-. „,..., У("» ) решения в точке »+1 интервала задается точностью представления известного .,числового значения решения У в точке j-1 интервала. I Заданная точность вычисления чис ловых значений искомых решения У1 и производных Y 1».л i ° i у(»-") реше- 55 ния в точке j+1 интервала достигается одновременно с достижением заданной точности вычисления числового значения искомого решения Y1 q в точке j-1 интервала, которое на- . 60 ступает при достижении равенства числового значения искомого решения Y1„» в точке J-1 интервала, полученного путем вычисления числового значения частичной суммы У(1-»),F Y ° = Y(j-»),к то, поскольку числовые значения частичных сумм (9) достигли заданной точности, устройство выдает результат У(л ») !» У (5 { »)»к Yi! ()».»),н 1 !.л у. -у»! 1+» (и !) tH-() "(),ê = Yj+» при данном значении j и начинает описанный вычислительный процесс с целью получения числовых значений решения и производных решения, т.е. результата, при последуюшем значении j. Для того, чтобы устройство могло начать описанный вычислительный процесс требуется в подготовитель» ном режиме получить числовые значения решения У» и производных У1(»»-") решения в точке 1 интервала. Устройство обладает высоким быстродействием за счет распак>аллеливания протекаюцего в нем вычислительного процесса (2).. Однако данное устройство, обладая высоким быстродействием, позволяет решать, обеспечивая автоматически заданную точность решения, лишь однородные линейные дифференциальные уравнения с постоянными коэффициентами типа (1) на интервале (2) при начальных условиях (3) с шагом (6) и не позволяет решать неоднородные линейные и нелинейные дифференциальные уравнения с переменными коэффициентами типа например, при I--k,.è числового значения известного решения У „ в точке j -1 интервала. Точность вычисления числового значения частичной суммы У(1 !),Е контролируется при каждом значении 8 заивисимости от результата контроля устройство автоматически выбирает нужное направление дальнейшего протекания вычислительного процесса. Если, например, при i=k для числового значения искомой частичной суммы У(1,)е и числового значения известного решения Y „ в точке j-1 интер- . вала имеет место соотношение У(>-л),к Ф У, то устройство продолжает описанный вычислительный процесс при i=k+1 с целью получения более точных числовых значений частичных сумм (9). Если, наприиер, при i=k для указанных числовых значений имеет место соотношение 1023340 Ч " +Ь (x)V " +...+Ь (x)V + Ь (x)V= И-1 г о =f (x), (10) v »+a ()Ч (... ° v)v +b („) „(1 о... ) + 5 (x)g (Y ? ° °, )У =() (11) на том же интервале .(?), при тех же начальных условиях (j) с тем же ша- 10 гом (6). Целью изобретения является расширение функциональных возможностей устройства за счет решения йеоднородных линейных и нелинейных диффе - 15 ренциальных уравнений с переменными коэффициентами. Поставленная цель достигается тем что в устройство,, содержащее блок . управления, сумматор, регистр прира- 20 цения аргумента, и блоков вычисления членов рядов Тейлора положительного аргумента и блок вычисления членов ряда Тейлора отрицательного аргумента, накопитель значения функции и и-1 накопитель значений производных положительного аргумента, накопитель значения функции отрицательного арб гумента, схему сравнения, регистр предпредыдущего значения функции и регистр предыдущего значения фукнции,. и групп элементов И, и-1 регистров производных и регистр функции, соединенные последовательно,.выход t-го (где 1=2,3,..., n) регистра произ- 35 водной подключен к первому информационному входу (i-1)-го регистра производной, выход сумматора соеди нен с первым информационным входом регистра (.и-1)-й производной, выход каждого регистра производной и регистра функции соедийен с первым входом соответствуюцего блока вычисления членов рядов Тейлора поло-; жительного аргумента, выходы киКДО- . гО из кОтОрых сО втОрОгО пО п-й,. соединены с первым входом соответствующего накопителя значений производных положительного аргумента, а выход первого - с первым входом накопителя значения функции положи- тельного аргумента, выход каждого накопителя значений производных и функции положительного аргумента подключен к информационным входам элементов И соответствующей группы с первой по п-ю, выходы которых соединены с вторыми информационными входами соответствующих регистров производных и функции, выход регистра функции соединен -с первым входомблока вычисления членов ряда Тейло- 60 ра отрицательного аргумента, выход которого соединен с первым входом накопителя значения функции отрицательного аргумента, выходы элементов И первой группы подключены к, 65 информационному входу соответствую.цих разрядов регистра предыдущего значения функции, выход которого сое. динен с информационным входом регистра предпредыдуцего значения функции, первый информационный вход схемы сравнения соединен с выходом накопителя значений функции отрицательного аргумента, вторые входы блоков вычисления членов рядов Тейлора положительного аргумента и второй вход блока вычисления членов ряда Тейлора отрицательного аргумента соединены с выходом регистра прирацения аргумента, первый выход блока управления соединен с первым управляющим входом каждого накопителя значений производных положительного аргумента, значения функции положительного аргумента, значения функции отрицательного аргумента, второй выход блока управления соединен с управляющим входом каждого блока вычисления членов рядов Тейлора положительного аргумента и блока вычисления членов ряда Тейлора отрицательного аргумента, третий выход блока управления соединен с первым уйравляюцим входом регистра приращений аргумента, а четвертый выход блока управления соединен с первым управляющим входом регистров производных и регистра функции, введены и блоков коммутации нелинейностей,-п блоков вычисления числовых значений произ.— водных произведения переменных, и генераторов переменных коэффициентов, генератор правой части, и-1 регистров начальных условий по про- . изводным и регистр начальных условий по функции, блок задания интервала аргумента, регистр предыдуцего значения частичной суммы, узел конт« роля нуля, триггер контроля, (n+1)-я, (n+2)-я и (и+3)-я группы элементов И, пересчетная схема и элемент И, причем входы производных и функции, входы номеров регистров производных и регистра функции блоков коммутации нелинейностей соединены соответствен:но с выходами регистров производных .и регистра функции и с соответствующими входами номеров регистров производных и регистра функции устройства, входы производных и функции, вход переменного коэффициента и вход количества сомножителей в нелийейности блоков вычисления число-.вых значений производных произведения переменных соответственно соединены с выходами соответствующих блоков коммутации нелинейностей, с первыми выходами соответствующих генераторов переменных коэффициентов и .с входом задания количества сомножителей в нелинейности устройства, первый вход блока управления подключен к входу задания количест12 1023340 15 45 пересчетной схемы, пятый выход блока управления соединен со вторыми управляющими входами регистров начальных условий по производным и по функ- ции, со вторым управляющим входом 5р Регистра предыдущего значения Функции, со вторым нулевым входом триггера контроля, шестой выход блОка управления соединен со вторым управляющим вХодом блока задания интервала аргумента. Кроме того, первый, второй, третий, четвертй, пятый и седьмой выходы блока управления, а также выход элемента И и выход пересчетной схемы соединены соответственно с управляющими входами генера60 торов переменных коэффициентов и генератора правой части, седьмой выход блока управления соединен с управляющими входами блоков коммутации нелинейностей, с управляющими $5 входами блоков вычисления числовых ва сомножителей в нелинейности устройства, выходы блоков вычисления числовых значений производных произведения переменных и первый выход генератора правой, части соединены с соответствующими входами сумматора, информационные входы .генераторов переменных коэффициентов и генератора правой части соединены с входами шага, постоянных коэффициентов и начальных условий генераторов устройства, вторые выходы которых соединены с соответствующими(n+1)-ми входами элемента И, выходы элементов И с первой по и-ю группы соединены с соответствующими выходами производных и функции устройства, с первыми информационными входами соответствующих регистров начальных условий по производным и функции, выходы которых соединены с вторыми входами соответствующих накопителей значений производных и функ- ции положительного аргумента и с третьими информационными входами соответствующнх регистров производных и функции, второй и третий вхо" ды накопителя значений функции отрицательного аргумента соединены соответственно с выходом регистра начальных условий по функции и с выходами элементов K первой группы„ выход накопителя значения функции отрицательного аргумента соединен с информационным входом регистра предыдущего значения частичной суммы, выход которого подключен к информационным входам элементов И (и+2)-й группы, выходы которых подключены ко второму информационному входу схемы сравнения, выход регистра;предыдущего значения функ-, ции подключен к информационным входам элементов И (n+3)-й группы, выходы которых подключены к третьему информационному входу схемы сравнения, управляющие входы элементов И (n+2)-й и(и+3)-й групп подключены соответственно к нулевому и единичному выходам триггера контроля, . единичный вход которого, второй управляющий вход накопителя значений функции отрицательного аргумента, .первые управляющие входы регистров начальных условий по производным и по функции, управляющие входы элементов И групп с первой по (и+1)-ю, управляющий вход регистра предпредыдущего значения, функции, первый управляющий вход регистра предыдущего значения функции, вторые управляющие входы регистров производных и регистра функции, второй вход блока управления и первый установочный вход пересчетной схемы подключены к выходу элемента И, (n+2)-й вход которого соединен с выходом схемы сравнения, первый управляющий 40 вход схемы сравнения соединен с выходом уЗла контроля нуля, вход которого;соединен с выходом блока вычисления членов ряда Тейлора отрицательного аргумента, нулевой вход триггера контроля, третьи управляющие входы регистров производных и функции, вторые управляющие входы накопителей значений производных и функции положительного аргумента, третий управляющий вход накопителя значения функции отрицательного аргумента, второй управляющий вход регистра приращения аргумента, первый управляющий вход блока задания аргумента, третий вход блока управления соединены с выходом пересчетной схемы, второй информационный вход регистра предыдущего значения функции, вторые информационные входы регистров начальных условий по производным и по функции, третьи входы накопителей значений производных и функции положительного аргумента, четвертый вход накопителя значения функции отрицательного аргумента, четвертые информационные входы регистров производных и функции, а также информационный вход блока задания интервала аргумента и информационный вход регистра приращения аргумента соединены с входом задания начальных условий, границ (интервала и шага устройства, четвертый вход блока управления соединен с первым выходом блока задания интервала аргумента, второй выход которого подключен к .информационным входам элементов И (n+1)-й группы, выходы которых соединены с выходом аргумента устройства, первый выход блока управления соединен со вторым управляющим входом схемы сравнения, с управляющим входом. регистра предыдущего значения частичной суммы, ,четвертый. выход блока управления сое-, динен со вторым установочным входом 14 13 значений производных произведений переменных, с входом пересчетной схемы. При этом каждый генератор переменных коэффициентов и генератор правой части содержат сумматор, регистр приращения аргумента, р блоков вычисления членов рядов Тейлора положительного аргумента и блок вычисления членов ряда Тейлора отрицательного аргумента, накопитель значения 10 1 функции и р-1, накопителей значений производных положительного аргумента, накопитель значения функции отрицательного аргумента, схему сравнения, регистр предпредыдущего зна- 5 чения функции и регистр предыдущего значения функции, р+2 групп элементов И, р-1 регистров производных и регистр функции, р-1 регистров начальных условий по производным и регистр 2О начальных условий по функции, р регистров постоянных коэффициентов, р узлов умножения, регистр предыдущего значения частичной суммы, узел, контроля нуля, триггер контроля. причем регистры производных и Функции соединены последовательно, выход 1-го (где 1=2,3, ° ..,р) регистра подключен к первому информационному входу (1-1)-ro регистра, выход каждого регистра производных и регистра функции- ЗО соединен с первым входом соответствующего блока вычисления членов рядов, Тейлора йоложительного .аргумента н с первым входом сбответствующего узла умножения, второй вход которого сое- З5 дннен с выходом соответствующего регистра постоянных коэффициентов, выМоды узлов умножения соединены ссоответствующими входами сумматора, выход которого соединен с первым нн- 4О формационным входом регистра (р-1)-й производной, выходы блоков вычисления членов рядов Тейлора положительного аргумента со второго по р-й, соединены с первыми входами соответ" g5 ствующих накопителей значений производных положительного аргумента, а выход первого блока вычисления членов ряда Тейлора соединен с пер.вым входом накопителя значения функ ции положительного аргумента, выход регистра функции соединен с первым входом блока вычисления членов ряда .Тейлора отрицательного аргумента, выход которого соединен с первым входом накопителя значения функции . отрицательного аргумента, выходы накопителей значений производных и функции положительного аргумента подключены соответственно к информационному вХоду элементов И групп. 60 с первой по р-ю,выходы которых сое- динены со вторыми информационными .входами соответствующих регистров произ одных и функции и с первыми нн» -,формационными входами соответствую- 65,щих регистров начальных условий по производным и по функции, выходы которых соединены со вторымн входами соответствующих накопителей значений производных и функции положительного аргумента и с третьими информационнымн входами соответствующих регистров производных и функции, второй и третий входы накопителя. значения функции отрицательного аргумента соответственно соединены с выходом регистра начальных условий по функции и с выходом элементов И первой группы, выход накопителя значения функции отрицательного аргумента соединен с .первым информационным входом схемы сравнения и с информационным входом регистра предыдущего значения частичной суммы, выход которого подключен к информационным входам элементов И (р+1)-й группы, выходы которых подключены ко второму -информационному входу схе! мы сравнения, выходы элементов И первой группы подключены к первому ин- . формационному входу разрядов регистра предыдущего значения функции, выход которого соединен с информационным входом регистра предпредыдущего зна чения функции, выход регистра пред"предыдущего значения функции подклю-чен к информационным входам элементов И (р+2)-й группы, выходы которых подключены к третьему ийформационному входу схемы сравнения, управляющие входы элементов И (р+1)-й и (р+2)-й групп соответственно подключены к нулевому и единичному выходам тригге ра контроля, первый управляющий вход схемы сравнения соединен с выходом узла контроля нуля, вход которого сбединен, с выходом блока вычисления членов ряда Тейлора отрицательного аругмента, вторые входы блоков вычисления членов рядов Тейлора положительного аргумента н блока вычисления членов ряда Тейлора отрицатель-ного -аргумента соединены с выходом регистра приращений аргумента, информационный вход регистра приращения аргумента, информационные входы регистров постоянных коэффициентов, второй информационный вход регистра предыдущего значения функции, вторые информационные входы регистров начальных условий по производным н по функции, третви входы накопителей значений производных н функции положительного аргумента, четвертый вход накопителя значений функции от-. рицательного аргумента, четвертые информационные входы регистров про-изводных н функции подключены к информационному входу генератора, первые управляющие входы накопителей значений, производных положительного аргумента, значений функции положи- . тельного аргумента, значения функ1023340 16 ции отрицательного аргумента, второй управляющий вход схемы сравнения, управляющий вход регистра предыдущего значения частичной суммы, управляющие входы блоков вычисления членов рядов Тейлора положительного аргумента и блока вычисления членов ряда Тейлора отрицательного аргумента, первый управляющий вход регистра приращения аргумента, первые управляющие входы регистров производных 10 и регистра функции, первые управляющие входы регистров начальных условий по производным и по функции, первый нулевой вход триггера контроля, первый управляющий вход регист- 15 ра предыдущего значения функции, уп". равляющие входы узлов умножения, управляющие входы регистров постоянных коэффициентов, а также единичный вход триггера контроля, второй управ- о ляющий вход регистра предыдущего эйачения функции, управляющий вход регистра предпредыдущего значения функции, второй управляющий вход накопителя значения функции отрицательного аргумента, управляющие входы элементов И групп с первой по р-ю, вторые управляющие входы регистров производных и регистра функции, вторые управляющие входы регистров начальных условий по производным и по функции, второй нулевой вход триггера контроля; третьи управляющие входы регистров производных и функции, вторые управляющие входы накопителей значений про-. 35 изводных и функции положительного аргумента, третий управляющий вход накопителя значения функции отрицательного аргумента, второй управляющий вход регистра приращения аргумен- 4О та соединены с управляющим входом генератора, выход регистра функции подключен к первому выходу генератора, выход схемы сравнения подключен ко второму выходу генератора. 45 Кроме того, блок вычисления числовых з начений прои з водных произ ведения переменных, количество которых равно 1+4 (где 11 =1,2,...,q), а порядок производных равен l (где i=0 1,2,...,k-1), содержит k q регистров первых сомножителей и их производных i-й (где i=i-:k) строки 1)-го (где )=1-.q) столбца, (k-1) q регистров вторых сомножителей и их производных i é (где i=2-:М) строки 11-го (где 4=!†.q) столбца и регистр вторых сомножителей и их производных первой строки первого столбца, k-1 регистров коэффициентов, k-2 двухвходовых сумматоров коэффициентов, k-2 60 первых узлов умножения, k вторых узлов умножения, k-входовый сумма-. тор, группу элементов И, регистр количества сомножителей в нелинейност, причем выходы каждых преды- g5 дущего и последующего регистров коэффициентов подключены к входам соответствующего двухвходового сумматора коэффициентов, выход которого подключен к информационному входу того же последующего регистра, выходы регистров коэффициентов, за исключением выхода первого регистра коэффициентов, соединены с первыми входами соответствующих первых узлов умножения, вторые входы которых соединены с выходами регистров первых сомножителей и их производных первого столбца соответствующей 1-й (где i--2 †;k-1) строки, при этом выходы регистров первых сомножителей и их производных первого столбца i-й (где i--1:k) строки соединены с первыми информационными входами регистров первых сомножителей и их производных всех q столбцов. соответственйо той же i-й строки, выходы регистров первых сомножителей и их производных 11--го (где М =2,3, ...,q) столбца каждой i é (где i-=1:k) строки соединены со вторыми информационными входами регистров первых сомножителей и их производных (4 -1)-го столбца той же каждой i-й строки, третьи информационные входы регистров первых сомножителей и их производных 1-ro, 2-го, q-го столбцов всех i (где i=1 †.k) строк подсоединены к соответствующим входам производных и функции блока, выходы первых узлов умножения и выходы регистров первых сомножителей и их производных первой и k-й строк первого столбца соединены. с первыми входами соответствующих узлов умножения, вторые входы которых соединены с выходами соответствующих регистров вторых сомножителей и их производных первого столбца i-й (где i=2 †.k) строки и регистра вторых сомножителей и их производных первого столбца первой строки, выходы вторых узлов умножения соединены с входами k-входового сумматора, выход регистра вторых сомножителей и их производных первого столбца первой строки и выходы регистров вторых сомножителей и их производных первого столбца i-й (где „i=2 â€,k-1) строки соединены с первыми информационными входами регистров вторых сомножителей и их производных всех q столбцов последующей i+1 строки, выходы регистров вторых сомножителей и их производных 1)-го (где =2,3,...,q) столбца каждой i-й (где i=2-: )строки соединены со вторыми информационными входами регист-. ров;вторых сомножителей и их производных ((i-1)-ro столбца той же каждой i-й строки, первый и второй инфор ,мационные входы регистра вторых со."множителей и их производных первой 1023340 . строкй первого столбца соответственно ляющим входом блока, второй управлясоединены с входом переменного коэф-, ющий вход регистра приращения аргуфициента блока и с выходом М-входо- мента, второй управляющий вход ревого сумматора, при этом выход k-szo- гистра значения аргумента в начале дового сумматора подключен к входу . интервала и управляющий вход регистгруппы элементов И, выход которой 5 ра значения аргумента в конце интерсоединен с выходом блока, первые вала, третий управляющий вход реуправляющие входы регистров первых гистра приращения-аргумента и третий сомножителей и их производных 1-ro, управляющий вход регистра значения 2-го, ..., q-ro столбцов i-х, где - аргумента в начале интервала соеди(i=i k) строк и регистров вторых со- 10 иены со вторым управляющим входом множителей и их производных 1-го, )блока, первый выход блока соединен 2-ro,..., q-ro столбцов i-х (где с выходом схемы сравнения, второй i=2-: k) строк соединены с соответст- выход блока соединен с выходом ревуЮщими выходами регистра количества . гистра значения аргумента в начале сомножителей в нелинейности, вход - 35 интервала. которого соединен с входом количества сомножителей в.нелинейности бло- Кроме того, блок вычисления ка, первый управляющий вход регист- членов ряда Тейлора содержит Регистр„. ра вторых сомножителей и их производ- узел деления, первый узел умноженых первой строки первого столбца, 2О ния, второй узел умножения, причем вторые управляющие входы регистров выходы первого узла умножения и первых, сомножителей и их производ- регистра соответственно соединены с ных:и регистров вторых сомножителей первым информационным входом регисти их производных, синхронизирующие ра и с входом делимого узла делевходы регистров первых сомножителей 2 ния, выход которого соединен с пери их производных, регистров вторых . вым входом первого узла умножения и сомножителей и их производных и ре- . с первым входом .второго узла умногистров коэффициентов, за исключе- жения, второй вход и выход которого " нием .первого регистра коэффициентов соответственно соединены с первым третьи управляющие входы РегистРов ЗО входом и выходом блока, второй вход первых сомножителей и их производ-, первого узла умножения и второй .инных, управляющий вход гРуппы эле- формационный вход регистра соединементов И,.управляющие входы первых ны со вторым входом блока; вход делии вторых узлов умножения соединены . теля узла деления управляющий вход с управляющим входом блока. . регистра управляющий вход узла деле 35 Причем блок задания интервала: . ния, управляющие входы первого и .аргумента содержит регистр прираще- .. второго узлов умножения соединены . ния аргумента, сумматор, регистр с управляющим входом блока. значениЯ аРгУмента в начале интерва . Бл „ asJreHHR ла, регистр значения аргумента в : @» рато 7 товых мпу ьсо, пять синР и в . Р - TPHrrePos Psa acasxPoB хронных RS-т игге в нен с выходом регистра приращений ных Ю-триггера, девятнадцать элеар,умента, инфо „а онн и вход кото Ментов И. группу эле тов И. семь рого соединен с информационным вхоэлементов ИЛИ д блока, второй вход су атора 4 гистр с единичньм кодированием, три и его вМход соединены соответствен-.. Цересчетиые схемы, кольЦевой счетчик; но с выходом и перв информацион- . кнопкУ Исходное состояние, кнопку ны входом, регистра .значения аргу-. Пуск причем еДиниЧный выхоД пеРмента в нач ле интервала п и этом. вого синхронного й5-триггера соеди выход, perscTya значения ар у ента р входами первого, ВТоЗО oro т етъего в начапе интервала соединен с пер-.. Р ° третьего пЯтого, шестого, вым вы содом схемы сравнения, второй восьмого элементов И, а нУлевой вывход которой соединен с входом ре- ", ход.соединен с его единичным синхрон-. гистра значения аргумента в конце IHblM вхоДом и с пеРвым входом сеДьмоинтервала, соответственно подключе-. :го элемента И, единичный выход второны к первому и второму входам схе» 53 го синхронного RS-триггера соединен ми .сравнения, второй информационный .со вторыми. входами первого, шестого, вход Регистра значения аргумента в . восьмого элементов И, а нулевой выначале интервала и информационный ХОД СОЕДИНЕН С ПЕРВЫМ ВХОДОМ ЧЕТВЕР вход регистра значения аргумента тогО элемента И и втоРыми входами в конце интервала соединены с инфор- я третьего, пятого и седьмого элеменмационным входом блока, первый управ- Tos И, единичный выход третьего ляющий вход регистра приращения ap- синхронного М-триггера соединен со гумента и первый управляющий вход ре-: :.вторыми входами второго элемента И, . гистра значения аргумента в начале,:четвертого элемента И и с третьим интервала соединены с первым управ-, 5 )входом шестого элемента и, а нулевой 1023340 20 выход - с третьими входами первого и восьмого элементов И, выходы первого, второго, третьего элементов И подключены к соответствующим входам первого элемента ИЛИ, выход которого соединен с нулевым синхронным входом первого синхронного RS-триггера, выходы четвертого и пятого элементов И подключены к соответствующим входам второго элемента ИЛИ, выход которого соединен с единичным син- 10 хронным входом второго синхронного RS-триггера, выходы шестого и седьмого элементов И подключены к соответствующим входам третьего элемента ИЛИ, выход которого соединен с 15 нулевым синхронным входом третьего синхронного. RS-триггера, выход восьмого элемента И соединен с нулевым и единичным синхронными входами соответственно второго и третьего синхронных RS-триггеров, единичный выход четвертого синхронного RS-триггера соединен с первыми входами девятого, двенадцатого и тринадцатого элементов И, а нулевой выход соединен с первыми входами девятого и одиннадцатого элементов И, единич.ный выход пятого синхронного RS-триггера соединен со вторыми входами девятого, десятого и двенадцатого элементов И, а нулевой выход соединен со вторыми входами одиннадцатого и тринадцатого элементов И, выходы девятого и тринадцатого, десятого и одиннадцатого элементов И соответственно подключены к соответствующим входам четвертого и пятого элементов ИЛИ, выходы которых соответственно соединены с нулевым и единичным синхронными входами четвертого синхронного RS-триггера, выходы две- 40 надцатого и тринадцатого элементов И соответственно соединены с нулевым и единичным синхронными входами пятого синхронного RS-триггера, первые нулевые асинхронные входы пеРвого, 45 второго, третьего, четвертого и пятого синхронных RS-триггеров соединены с выходом кнопки "Исходное состояние", вход которой соединен с выходом генератора тактовых импульсов, единичный асинхронный вход пер5 вого синхронного RS-триггера и вторые нулевые асинхронные входы второго, третьего, четвертого и пятого синхронных RS-триггеров соединены с выходом шестого элемента ИЛИ, синхро55 низирующие входы первого, второго, третьего, четвертого и пятого синх» ронных RS-триггеров соединены с выходом четырнадцатого элЕмента И, первый и второй входы которого соот- 60 ветственно соединены с выходом генератора тактовых импульсов и с единичным выходом первого асинхронного RS-триггера, единичный вход которого подключен к выходу кнопки "Пуск", . 65 вход которой соединен с выходом генератора тактовых импульсов, выходы первого, второго и третьего синхронных RS-триггеров подключены к входам первого дешифратора, а выходы четвертого и пятого синхронных RS-триггеров подключены к входам второго дешифратора, нулевой выход первого дешифратора соединен с управляющим входом регистра с единичным кодиро1ванием, первый выход первого дешифратора соедийен с установочным входом кольцевого счетчика и с нулевым входом второго асинхронного RS-триггера, второй выход-первого дешифратора соединен с первыми входами К элементов И группы элементов И, с первыми входами седьмого элемента ИЛИ, девятнадцатого элемента И и с входом кольцевого счетчика, третий выход первого дешифратора соединен с первыми входами пятнадцатого и шестнадцатого элементов И, вторые входы которых соединены с выходом четырнадцатого элемента И, четвертый выход первого дешифратора соединен со вторым входом седьмого элемента ИЛИ, пятый выход первого дешифратора соединен с единичным входом второго асинхронного RS-триггера, единичный выход которого соединен со вторым входом девятнадцатого элемента И, седьмой выход первого дешифратора соединен с третьим входом одиннадцатого элемента И, выход регистра с ед ничным кодированием соединен с входом установки коэффициентов пересчета первой пересчетной схемы, вход которой соединен с выходом второй пересчетной схемы, вход второй пересчетной схемы соединен с выходом пятнадцатого элемента И, кроме того, выход второй пересчетной схемы соединен с четвертыми входами первого и восьмого элемен- . тов И, а выход первой пересчетной схемы соединен с пятым входом первого элемента И, установочные входы первой, второй и третьей пересчетных схем соответственно соединены с выходом кнопки "Исходное состояние" и с выходом шестого элемента ИЛИ, первый выход второго дешифратора соединен с первыми входами семнадцатого и восемнадцатого элементов И, вторые входы которых соединены с выходом четырнадцатого элемента И, выход семнадцатого элемента И соединен с входом третьей пересчетной схемы, выход которой соединен с третьим входом тринадцатого элемента И, к первому входу блока подключен информационный вход регистра с единичным кодированием, ко второму входу блока подключен первый вход шестого элемента ИЛИ, к третьему входу блока подключен второй вход шестого элемента ИЛИ 21 1023340 22 1 и второй вйход блока, к четвертому нения, регистр 14 предпредьщущего входу блока подключен нулевой вход .значения функции, регистр 15 предыпервого асинхронного RS- òðèããåðà; дущего значения функции, группы 16- к первому выходу блока подключены ну=, 16> элементов И, группу 16 +„элемен левой выход первого дешифратора, тов И, узел 17 контроля нуля, ревторай и третий выходы второго дешиф- 5 гистр 18 предыдущего значения частичратора,.ко второму выходу блока под- ной суммы, триггер 19 контроля, групключены третий вход блока, седьмой пы 20 и 20 элементов И, пересчетвыход первого дешифратора и выход ную 21 схему, блок 22 управления, восеж цатого элемента И, к треть- элемент 23 И. ему выходу блока подключен нулевой 10 выход первого дешифратора, к четвер- Регистры 1 -1„ производных и ретому выходу блока подключены нулевой :гистр 1„ функции соединены последои шестой выходы первого дешифратора, вательно: .выход i-.ro (где i=2,3,..., K йятому выходу. блока подключен ну- . n) регистра подключен к первому левой выход первого дешифратора, я информационному входу (i-1)-го рек шестому выходу блока подключены гистра. К выходам регистров 1 -1„ нулевой и первый выходы первого де- производных и регистра 1 функции шифратора, к седьмому выходу блока. - подключены входы производных и функподключены нулевой, первый, второй ции блоков 4 -4 коммутации нелии пятый выходы первого дешифратора, 0 нейностей, входы номеров регистров вйходы М элементов И группы, выходй производных.и регистра функции котоседьмого элемента ИЛИ, шестнадцато- рых соединены с соответствующими го и девятнадцатого элементов И : входами номеров регистров производи выход первой пересчетной схемы. ных и регистра функции устройства. Входы производных и функции, вход пеНа фиг. 1 представлена структур- ременного коэффициента и вход колиная схема устройства для решейия диф- чества сомножителей в нелинейности ференциальных уравнений; на фиг. 2 - блоков 5 -5„ вычисления числовых структурная схема примера реализации значений производных произведения генераторов 3 -3> переменных коэф- :переменных соответственно соедйнефициентов и генератора 3>+< правой ЗО ны с выходами соответствующих блочасти; на фиг. 3 — то же, блоков ков 4 -4 коммутации нелинейностей ) И 4„ -4t„ кОммутации нелинейностей; на с первыми выходами соответствующих фиг. 4 - то же, блоков 5„ -5„ вычис- генераторов ЗА -3 переменных коэфления числовых значений пройзводных Фициентов и с входом задания колипроизведения переменных; на фиг. 5 — 35 1чества сомножителей в нелинейности то же, блока задания и контроля ин- . устройства. Первый вход блока 22 тервала изменения аргумента; на . ;управления подключен к входу задаФиг. 6 — то же, блоков 91 -9 вычис- ния количества сомножителей в нелиления членов рядов Тейлора положитель- нейности устройства. Выходы блоков ного аргумента и блока 10 вычисления д() 5 -5„ вычисления числовых значений членов ряда Тейлора отрицательного производных произведения переменных аргумента; на фиг. 7 — то же, бло- . и первый выход генератора 3 +„-прана 22 управления. вой части соединены с соответствую Устройство для решения дифферен- > щими входами сумматора 6, выход котоциальных уравнений (фиг. 1) содер- рого соединен с первым информационжит регистр .11 функции и регистры ным входом регистра 1,(п-l)-й про- 12 -1„ производных, регистр 2 началь-. изводной. Информационйые входы гененых-условий по функции и регйстры - раторов 3>-3„ переменных коэффициен22-2 начальных условий по производ- . тов и генератора 3 +„ правой части ным, генераторы 3„ -3 переменных коэф« соединены с входами шага, постоянфициентов, генератор Зд+ правой алых коэффициентов и начальных усло50 части, блоки 4) -4 коммутации нели-, Вий генераторов устройства, вторые нейностей, блоки 5 -5 вычисления - выходы -которых соединены.с соответчисловых значений производных про- ствующими {а+4).-ми входами элеменизведения переменных, сумматор 6, :.)та 23 И. Выход каждого регистра 1 -Q блок 7 задания интервала аргумента; 5 производных и регистра 1„ функции регистр 8 приращения аргумента, соединен с первым входом соответстблоки 9 -9 вычисления членов рядов вующего блока 9 -9> вычисления члеТейлора положительного аргумента, нов ряда Тейлора положительного аргублок 10 вычисления членов ряда .Тей- :мента, выходы каждого из которых лора отрицательного аргумента, на- 60 со второго по и-й соединены с первым копитель 11 значения функции и на- . входом соответствующего накопителя .копители 112-11 значений производ- . 11 -11 значений производных положиных положительного аргумента, на- . тельного аргумента, а выход первого-. копитель 12 значения функции отри- с первым входом накопителя 11 зна-, цательного аргумента, схему 13 срав 65 чения функции положительного аргу23 24 мента. Выход каждого йакопителя 11 -11и значений производных и зна чения функции положительного аргумента подключен к информационным входам элементов И соответствующей группы 16„ -16>, выходы которых соединены со -вторыми информационными входами соответствуюцих регистров 1 -1 проИ изводных и функции. Выход регистра 1„ функции соединен с первым входом блока 10 вычисления членов ряда Тейлора отрицательного аргумента, выход которого соединен с первым входом накопителя 12.значения функции отрицательного аргумента. Выходы элементов И группы 16 подключе- 15 ны к информационному входу соответствующих разрядов регистра 15 предыдуцего значения функции, выход которого соединен с информационным входом регистра 14 предпредыдуцего зна- g0 чения функции. Первый информационный вход схемы 13 сравнения соединен с выходом накопителя 12 значения функции отрицательного аргумента. Вторые входы блоков 9„ -9и вычисления членов рядов Тейлора положительного аргумента и второй вход блока 10 вычисления членов ряда Тейлора отрицательного аргумента соединены с выходом регистра 8 приращения аргумента. Выходы элементов И групп 16„ -16 элементов И соединены с соответствующими выходами производных и функции устройства, с первыми информационными входами соответствующих регистров 2 -2> начальных условий по производйым и по функции, выходы которых соединены со вторыми входами соответствующих накопителей 11 -11и значений производных и функции положительного аргумента и с третьими ин-40 формационными входами соответствующих регистров 1и-1И производных .функции. Второй и третий входы накопителя 12 значения функции отрицательного аргумента соединены соответственно с выходом регистра 2 начальных условий по функции и с выходом элементов И группы 16 элементов И. Выход накопителя 12 значения функции отрицательного аРгумента соединен с информационным входом регистра 18 предыдущего значения частичной суммы, выход которого подключен к информационным входам элементов И группы 20 элементов И, выходы которых подключены ко второму информацион- . ному входу схемы 13 сравнения. Вы-, ход регистра 14 предпредыдуцвго значения функции подключен к инфор.мационным входам элементов И группы 20 элементов И, выходи которых 60 подключены к третьему информационному входу схемы 13 сравнения. Управ,ляющие входы элементов И групп 20„. и 20 элементов И подключены соответственно к нулевому и единичному 65 выходам триггера 19 контроля, единич- ный вход которого, второй управляющий вход накопителя 12 значения функции отрицательного аргумента, .первые управляюцие входы регистров 2 -2„ начальных условий по производным и по функции, управляющие входы элементов И групп 16 -16„ „элементов И, управляющий вход регистра 14 предпредыдущего значения функции, первый управляющий вход регистра 15 предыдущего значения функции, вторые управляющие входы регистров 12-1„ производных и регистра 1 функции,. второй вход блока 22 управления и первый установочный вход пересчетной 21 схемы подключены к выходу элемента 23 И, (n+2)-й вход которого соединен с выходом схемы 13 сравнения. Первый управляюций вход схемы 13 сравнения соединен с выходом узла 17 контроля нуля, вход которого соединен с.выходом блока 10 вычисления членов ряда Тейлора отрицательного аргумента. Первый нулевой. вход триггера 19 контроля, третьи управляющие входы регистров 1 -1> производных и функции, вторые управляющие входы накопителей 11 -11 значений произи водных и функции положительного аргумента, третий управляюц1ий вход накопителя 12 значения функции отрицательного аргумента, второй управляющий вход регистра 8 приращения аргумента, первый управляющий вход блока 7 задания .интервала аргумента, третий вход блока 22 управления соединены с выходом пересчетной 21 схемы. Второй информационный вход регистра 15 предыдущего значения функции, вторые информационные входы регистров 2 -2и начальных условий по производным и по функции, третьи входы накопителей 11 -11> значений производных и функции положительного аргумента, четвертый вход накопителя 12 значения функции отрицательного аргумента, информационный вход блока 7 задания интервала аргумента и информационный вход регистра 8 прирацения аргумента соединены с входом задания начальных условий, границ интервала и щага устройства. Четвертый 1 вход блока 22 управления соединен с первым выходом блока 7 задания интервала аргумента, второй выход ко торого подключен к информационным входам элементов .И группы 16И+ элементов И, выходы которых соединены с выходом аргумента устройства. Первый выход блока 22 управления соединен с первым управляющим входом каждого накопителя 11 -11„ значений производных положительного аргумента, накопителя 11 значения функции положительного аргумента, накопителя 12 значения функции от25 1023340,. рицательного аргумента, со вторым управляющим входом схемы 13 сравцения, с управляющим входом регист ра 18 предыдущего значения частичной суммы. Второй выход блока 22 управления соединен с управляющим 5 входом каждого блока 9(-9> вычисления членов рядов Тейлора положительного аргумента и блока 10 вычисле-ния членов ряда Тейлора отрицательного аргумента. Третий выход блока 22 10 управления соединен с первым управляющим входом регистра 8 приращения аргумента. Четвертый выход блока 22 управления соединен с первым . уйравляющим входом регистров 1 -1„ производных и регистра 1 . функции, со вторым установочным входом переечетной 21 схевы. Пятый выход бло.ка 22 управления соединен со вторыми управляющими входами регистров 2 -2„ начальных условий по производнйм и по функции, со вторьм управляющим входом регистра 15 предыдущего значения функции, со вторым нулев входом триг™р 19 контро"я. 25 Шестой вход. блока 22 управления сое-динен со вторым управляющим входом блока 7 задания интервала аргумента. Кроме того, первый, второй, тре-" тий, четвертый, пятый и седьмой выходы блока 22 управления, а также -ЗО выход. элемента 23 И и выход пересчетной 21 схемы соединены соответст» венно с управляющими входами генераторов З - Зи переменных коэффици- ентов и генератора 3 + правой час- :35 ти. Седьмой выход блока 22 управления соединен с управляющими входами блоков 4(-4,„ коммутации нелинейностей, с управляющими входами блоков 5 -5„ вычисления числовых значений . 4() производных произведения переменных, со входом пересчетной 21 схемы. Каждый генератор переменных коэф-. фициентов и генератор правой части 45 (фиг.2).содержат регистры 24 -24.р производных и регистр 24 Фуйкции, регистры 25 -25 начальных условий по производным .и регистр 25 начальных условий по Функции, регистры у 26„ -2бр постоянных коэффициентов, - уэлы 27„ -27р умножения, сумматор 28, регистр 29 приращения аргумента, - блоки ЗО -30 вычисления членов рядов Тейлора положительного аргу-мента, блок 31 вычисления членов ря- 55 да Тейлора отрицательного аргумен- та, накопители 32>-32р значений производных и накопйтели 32+ значения функции положительного аргумен= та, накопитель 33 значений Функции 60 отрицательного аргумента, схему 34 сравнения, регистр 35 предпредыдущего значения Функции, регистр 36 предыдущего значения Функции, группы 371 -37р элементов И, узел 38 $5 контроля нуля, регистр 39-предыдущего значейия частичной суммы, триггер 40 контроля, группы 41 и 41 элементов И. Регистры 24<-24 производных и регистр 24 функции соединены последовательно: выход i-го (где i= 2, 3,...,р) регистра подключен к первому информационному входу (i-1)-го регистра. Выход каждого регистра 24 -24р производных и регистра 24 функции соединен с первым входом соответствующего блока ЗО -30р вычис4 ления членов рядов Тейлора положительного аргумента и с первым входом соответствующего узла 27„ -27> умножения, второй вход которого соединен с выходом соответствующего регистра 26 -26p .постоянных коэффициентов. Выходы узлов 27 -27 умножения соединены с соответствующими входами сумматора 28, выход которого соединен с первым информационным входом регистра 24р (р-l)-й производной. Вы-ходы блоков 30 -30 вычисления членов рядов Тейлора. положительного аргумента соединены с первыми входами соответствующих накопителей 32 -32p значений производных положительного аргумента, а выход блока 30 вычисления членов ряда Тейлора положительного аргумента соединен с первым входом накопителя 32„ значения Функции положительного аргумента. Выход регистра 24 функции соединен с первым входом блока 31 вычисления членов ряда Тейлора отрицательного аргумента, выход которого соединен с первым входом накопителя 33 значения функции отрицательного аргумента, Выходы накопителей 32 -32p значений производных и функции положительного аргумента подключены соответственно к информационному входу элементов И групп 37 -37 элементов И, выходы которых соединены со вторыми информационными входами соответствующих регистров 24 -24 производных и функции и с первыми информационными входами соответствующих регистров 25 -25p начальных- условий по производным и по функции, выходы которых соединены.со вторыми входа-, ми соответствующих накопителей 32(— 32р значений производных и функции положительного аргумента.и с третьими.информационными входами соответствукюцих регистров 24 -24 про-. ( иэводных и Функции. Второй и третий входы накопителя ЗЗ.значения функции отрицательного аргумента соответст .венно соединены с выходом регистра 251 начальных условий по функции и с выходом элемента И группы 37 элементов И. Выход Накопителя 33 1эначения функции отрицательного ар- . ,гумента соединен с первым информа1ционным входом, схемы .34 сравнения 28 27 1023340 и с информационным вхоЯом регистра 39 предыдущего значения частичной суммы, выход которого подключен к информационным входам элементов И группы 41 элементов И, выходы которых подключены ко второму информационному .входу схемы 34 сравнения. Выходы элементов И группы 37 элементов И подключены к первому информационному входу разрядов регистра 36 предыдущего значения функции, выход .которо- 0 го соединен с информационным входом регистра 35 прецпредыдущего значения функции, выход которого подключен к информационным входам элементов И группы 41 элементов И, вы- 15 ходы которых подключены к третьему информационному входу схемы 34 срав- нения. управляющие входы элементов И групп 41 и 41 элементов И соответственно подключены к нулевому и единичному выходам триггера 40 контроля. Первый управляющий вход схемы 34 сравнения соединен с выходом узла 38 контроля нуля, вход которого соединен с выхбдом блока 31 вычислениячленов ряда Тейлора отрицательного аргумента. Вторые входы блоков ЗОЛ— 30р вычисления членов рядов Тейлора положительного аргумента и блока 31 вычисления членов ряда Тейлора отрицательного аргумента соединены с выходом регистра 29 приращения аргумента. Информационный вход .регистра 29 приращения аргумента, инфор- мационные входы регистров 264 -26 постоянных коэффициентов, второй информационный вход регистра 36 предыдущего значения функции, вторые информационные входы регистров 25 -25 л начальных условий по производным и по функции, третьи входы накопителей 40 32 -32 р значений производных и функ ции положительного аргумента, четвертый вход накопителя 33 значения функции отрицательного аргумента, четвертые информационные входы ре- 45 гистров 24л-24 р производных и функции подключены к информационному входу генератора. Первый управляющие входы накопителей 32 -32 зна" 2. чений производных положительного аргумента, накопителя 321 значения . функции положительного аргумента, накопителя 33 значения функции отрицательного аргумента, второй управляющий вход схемы 34 сравнения, управляющий вход регистра 39 предыдущего значения частичной суммы, управляющие входы блоков 30л -30p вычисления членов рядов Тейлора положительного аргумента и . блока 31 вычисления членов ряда Тейлора отрицательного аргумента, первый управляющий вход регистра 29 приращения аргумента, первые управляющие входы регистров 24>-24 про Р :изводных и регистра 24„функции,. 65 первые управляющие входы регистров ?5 -25 начальных условий по про"1 изводным и по функции, первый нулевой вход триггера 40 контроля, первый управляющий вход регистра 36 предыдущего значения функции, управляющие входы узлов 27л -27> умножения, управляющие входы регистров 26 -26р постоянных коэффициент тов, а также единичный вход триггера 40 контроля, второй- управляющий вход регистра 36 предыдущего значения функции, управляющий вход регистра 35 предпредыдущего значения функции, второй управляющий вход накопителя 33 значения функции отрицательного аргумента, управляющие входы элементов,И групп 37 -37р элементов И, вторые управ1 ляющие входы регистров 24 -24 р производных и регистра 24л функции, вторые управляющие входы регистров ?5„ -25О начальных условий по производнйм и по функции, второй нулевой вход триггера 40 контроля, третьи управляющие входы регистров 24 -24р производных и функции, втор»е управляющие входы накопителей 32„ -32 р значений производных и функ.ции положительного аргумента, третий управляющий вход накопителя 33 значения функции отрицательного аргумента, второй управляющий вход регистра 29 приращения аргумента соединены с управляющим входом генератора, выход регистра 244 функ-: ции подключен к первому выходу генератора, выход схемы 34 сравнения под« ключен. ко второму выходу генератора. Блок коммутации нелинейности (фиг. 3) содержит регистры 42 -42, коммутаторов, коммутаторы 43„ -43 Информационные входы коммутаторов 43 -43 соответственно соединены с М входамй производных и функции блока. управляющие входы коммутаторов 43л -43q, сбответственно соединены с выходами регистров 42 -42,„ коммутаторов, информационные и управляющие входы которых соответственно соединены с входами номеров регистров производных и регистра функции блока и с управляюцим входом блока. Выходы коммутаторов 43 -43,,соединены с выходами блока. ! Блок вычисления числовых значений производных произведения переменных (фиг. 4) содержит регистры 444,л1первых сомножителей и их производных i-й (где 1=1-;k) строки 4 -ro (где 11=1:q) столбца, регистры 45,; 1 вторых сомножителей и их производных 1-й (где 1=2-;k) строки У-го (где 11=1-. ц) столбца и регистр 45л B1орых сомножителей и их производных первой строки первого столбца, регистры 46л -46к,л коэффициентов, двух 29.1023340 30 входовые сумматоры 47» -47» коэффи - производных Р -го (где 4=2;3,...,<1) циентов, первые узлы 48 -48„ коэф- .столбца каждой i-й (где г=2+М) фициентов умножения, вторые узлы строки соединены .со вторыми информа4Ь„ -49 умножения, k-входовсй 50 сум ционными входами регистров 45. вто14 матор, группу 51 элементов И, ре- рых сомножителей и .их производных гистр 52 количества сомножителей в .(Ф-1)-го столбца той же каждой i-й нелинейности. Выходы каждых предии-. строки. Первый и второй информационщего и последующего регистров 464 - .ные входы регистра 4511 вторых ñî/ 46„ коэффициентов подключены к вхо- множителей и их производных первой дам соответствующего Двухвходового . строкн пЕрвого стОлбца соответствен47 -47„ сумматора коэффициентов, вы- 1О но соединены с входом переменного ход которого подключен к информацион- коэффициента блока, с выходом k-вхоному входу того же последующего pe- . дового 50 сумматора. При этом выход гистра. Выходы регистров 46 -46„ < k-входового сумматора подключен к коэффициентов соединены с первыми входу группы 51 элементов И, выход входами соответствующих. первых узлов IS которой соединен с выходом блока. 484 -48.„> умножения, вторые входы Первые управляющие входа регистров которых соединены с выходами регист» 44 -„1 первых сомножителей и их произров 44„ < первых. сомнОжителей и их. воЛных 1-ro, 2-.го, ., q-го столбпроизводных первого столбца соответ- цов i-х (где 1=1+е) строк и регистствующей i-й (где 1=2-:k-1) строки. р() ров 45(11 вторых сомножителей и их При этом выходы регистров 44„„ пер- производных- 1«го, 2-го, ..., q-ro вых сомножителей и их производных столбцов i--х (где 1=2;k) строк соепервого столбца i-й (где i=1 †:k) .стро-, динены с соответствующими выходами ки соединены с первыми информациои- регистра 52 количества сомножителей ными входами регистров 44„ + первых 25 в нелинейности, вход которого соеоомножителей и их-нроизводных.всех . динен с входом количества сомножиq-столбцов сООтветственнО той же . телей в нелинейности блока. Первый i-й строки. Выходы регистров 44,„1 . . управляющий вход регистра 45 втопервых сомножителей и их производ- рых сомножителей и их производных ных 4-го .(где Р=2,3,. °,q) столбца. первой .строки первого столбца, вто" жд (д - †. k) строки соеди рые управляющие входы регистров 44; дами реГистров 4411 первых сомножи-- ных per сомножителей и их.производных, управ.столбца той же каждой i-й строки третьи информационные входы регист- 35 " с Роки ляющие .входы регистров 46 -46 коров. 44„.> первых сомножителей и их эффициентов, синхронизирующие вхоЯ1. 1 2 . ды Регистров 44 1 первых сомножитеПРОиэв Дных roi -rot ... q-го . лей и их производных регист В присоединены к соответствующим вхо их произвд и регистров 46 -46Р.,дам производных и функции блока. 40;коэффициентов, третьи управляющие Выходи первых узлов.48„-48к q умно-., входы регистров 44„-„> первых сомножения и выходы регистров 44« и 44кq.,.жителей и их пронзэводных, управ-первых сомножителей и их пройзвод- ляющий вход . группы 51 элеменНь1х первой И k.-й строк первого столб- . :тов И, управляющие входй первых и ца соединены с первыми входами вто- yS вторых узлов 48 -48 и 49 -49 умка,. м к рых узлов 49„ и 49к умножения, вто".. ножения .соединены с управляющим рые. входы которых соединены с вы- :.: входом блока. ходами соответствующих регистров 45: Влок задания интервала аргумента 1ф вторых сомножителей и их производ- .(фиг. 5) содержит регистр 53 прира- ных первого столбца 1i-й. (где i=.2-:k). So щения-аргумента, сумматор 54, ре» строки и регистра 45„,,1 вторых со- . . гистр 55 значения аргумента в начале множителей и их производных первого .интервала, регистр 55 значения столбца первой строки. Выходы вторых аргумента в конце интервала, схеузлов 494 -49 умножения. соединейы .,му 56 сравнения. с входами k-нходового 50 сумматора. .. Выход Регистра 45<,.1 вторых сомно- - . Первый вход сумматора 54 соедижителей -и их производных первого . нен с выходом регистра 53 приращестолбЦа первой строки и выходы ре- .,ния:аргумента, информационный вход гистров 45 „1 вторых сомножителей - которого соединен е информационными и их производных первого столбца . .. входами. блока. Второй вход суммато-. i-й (где i=2-:-k-1) строки соединены 60 ра 54 и его выход соединены соответс первыми информационными входами Ре- ственно с выходом и первым информагистров 45д вторых сомножителей и . ционным.входом регистра 55„ значеИх производных всех q столбцов пос- ния аргумента в начале интервала. ледующей i+1 строки. Выходи регист- При этом выход регистра 55 значеpos 451ф вторых сомножителей и их 65 ;ния аргумента в начале интервала и 1023340 32! Б:ток управления. (фиг. 7) содержит генератор 61 тактовых импульсов, синхронные 62л -62 RS-триггеры, асинхронные 63л и 63а RS-триггеры элементы 64л-64ло И, группу 65 -65к элементов И, элементы бб -бб ИЛИ, дешифраторы 67л и 67, регистр 68 с единичным кодированием, пересчетные 69л -69> схемы, кольцевой 70 счетчик, кнопку 71л "Исходное состояние", кнопку 71 "Пуск" ° Единичный выход синхроннОго 62л В8-триггера соединен с первыми 65 с выход регистра 55 значения аргумен-та в конце интервала соответственно подключены к первому и второму входам схемы 56 сравнения. Второй информационный вход регистра 55, значения аргумента в начале интервала и инфор- 5 мационный вход регистра 55 значения аргумента в конце интервала соединены с информационным входом блока. Первый управляющий вход регистра 53 приращения аргумента и первый управляю- 10 щий вход регистра 55„ значения аргумента в начале интервала соединены с первым управляющим входом блока. Второй управляющий вход регистра 53 приращения аргумента, второй управ. — 15 ляющий вход регистра 55„ значения аргумента в начале интервала и управляющий вход регистра 55 значения аргумента в конце интервала, третий управляющий вход регистра 53 приращения аргумента и третий управляющий вход регистра 55 значения аргумента в начале интервала соединены со вторым управляющим входом блока. Первый выход блока соединен с выходом схемы 56 сравнения, второй выход блока соединен с выходом регистра 55л значения аргумейта в начале интервала. Блок вычисления членов рядов Тейлора (фиг. 6) содержит регистр 57, узел 58 деления, первый узел 59 умножения, второй узел 60 умножения. Выходы первого узла 59 умножения и регистра 57 соответственно соедине- 35 ны с первым информационным входом регистра 57 и с входом делимого узла 58 деления, выход которого соединен с первым входом первого узла 59 умножения и с первым входом второго узла 60.умножения, второй вход и 40 выход которого соответственно сое-, динены с первым входом и выходом блока. Второй вход первого узла 59 умножения и второй информационный вход регистра 57 соединены со вто- 45 рым входом. блока. Вход делителя узла 58 деления, управляющий вход регистра .57, управляющий вход узла деления 58, управляющие входы первого и второго 59 и 60 узлов умноже- 50 ния соединены с управляющим входом блока. входами элементов 641, 64, 64, 64, 64 и 648 И, а нулевой выход соединен с его единичныгл синхронным входом и с первым входом элемента 647 И. Единичный выход синхронного 62 RS-триггера соединен со вторыми входами элементов 64>, 64 «4S И, а нулевой выход соединен с первым входом элемента 644 И и вторыми входами элементов 64, 64., и 64 И. Единичный выход синхронного 62 RS-триггера соединен со вторыми входами элементов 64 и 644 И и с третьим входом элемента 64 И, а нулевой выход — с третьими входами элементов 64л и 64э И. Выходы элементов 64„, 64д и 64 И подключены к соответствующим входам элемента ббл или, выход которого соединен с нулевым синхронным входом синхронного 62Л RS-триггера. Выходы элементов 644 и 64 И подключены к соответствующим входам элемента бб ИЛИ, выход которого Соединен с единичным синхронным входом синхронного 62 RS-триго гера. Выходы элементов 646 и 647 И подключены к соответствующим входам элемента 66, ИЛИ, выход которого соединен с нулевым синхронным входом синхронного 62 RS-триггера. Выход элемента 64 И соединен с нулевым и единичным синхронными входами соответственно синхронных 62 и 62 RSтриггеров. Единичный выход синхронного 62л RS-триггера соединен с первыми -входами элементов 64>, 64, и 64„.И, а нулевой выход соединен с первыми входами элементов 64 и 64лл И. Единичный ВыхОД синхроййого 62 RS триггера соединен со вторылй входами элементов 64,, 64 „ и 64„ И, а нулевой выход соединен со вторыми входами элементов 64лл .и 64л И. Выходы эпементов 64 и 64 64 H 64л» И соответственно подключейы к соответствующим входам элементов 664 и бб элементов ИЛИ, выходы которых соответственно соединены с нулевым и единйчным синхронными входами синхронного 624 RS-триггера. Выходы элементов 64„ и 64 И соответственно соединены с нулевым.и единичным синхронными входами синхронного 62 RSтриггера. Первые нулевые асинхронные входы синхронных 62„, 62, 62, 62л,, 62 RS-триггеров соединены с выходом кнопки 71л "исходное состоЯние", вход которой соединен с выходом генератора 61 тактовых импульсов. Единичный асинхронный вход синхронного 62л 85триггера и вторые нулевые асинхронные входы синхронных 62, 62, 62л, и 62 RS-триггеров соединены с выходоь. элемента бб ИЛИ. Синхронизирующие входы синхронных 62л, 62, 62, 624 и 62 RS-триггеров соединены с вы ходом элемента 64Л4 И, первый и вто,рой входы которого соответственно зз 1023340 ° ° ° ° ° Ю ° ° ° ° ° ° соединены с выходом генератора 61 тактовых импульсов и с единичным .выходом асинхронного 63 RS-триггера, единичный вход которого подключен к кнопке 71 "Пуск", вход которой сое-. динен с выходом генератора 61 тактовых импульсов. Выходы синхронных б2 62 и 62 RS-триггеров подключены к входам дешифратора 67, а выходы синхронных 62 и 62 RS-триггеров подключены к входам дешифратора 67 . 10 Нулевой выход дешифратора 67 .соеди4 нен с управляющим входом регистра 68 с единичным кодированием. Первый выход дешифратора 67„. соединен с установочным входом кольцевого 70 счет- 1Я чика и с нулевым входом асинхронного 63 RS-триггера. Второй выход:дешифратора 67 соединен с первыми входами k элементов И группы 65 -65К элементов И, с первыми входами эле- 2О }. мента 66> ИЛИ, элемента 64 И и с входом кольцевого 70 счетчика. Третий выход дешифратора 67 соединен с первыми входами элементов 64 и 64 И, вторые входы которых соединены с выходом элемента 64 4.H. Четвертый выход дешифратора 67. соединен со вторым входом элемента 66 ИЛИ. Ф .т -. Пятый выход дешифратора 67> соединен с единичным входом асинхронного .63 RS-триггера, единичный выход ко- ® торого соединен со вторым входом элемента 64 >. И. Седьмой выхбд дешифратора 67> соединен с третьим входом элемента 64 „И.. Выход регистра 68 с единичным кодированием соединен с . З5 входом установки коэффициентов пересчета пересчетной 69. схемы, вход которой соединен с выходом пересчетной 69д схемы, вход которой соединен. с выходом элемента 64„ И. Кроме 49 .того, выход нересчетной, 69> схемы. соединен с четвертыми входами элементов 64>. и 64ц И, а выход пересчетной 69 схемы соединен с пятым входом элемента 64 И. Установочные -входы пересчетных 69„, 69, и 69 схем соответственно соедийены с .выходом кнопки 71 "Исходное состояние" и с выходом элемента бб ИЛИ. Первый выход дешифратора 67 соедин нен с первыми входами элементов 6 и 64 g И, вторые входы которых сое» динены с выходом элемента 64 4 И. Вы-.. ход элемента 64 1 И соединен с входом пересчетной 69> схемы, выход которой соединен с третьим входом элемента 64 И. K первому входу блока подключен информационный вход регистра 68 с единичным кодированием. Ко второму входу блока подключен первый вход элемента 66 ИЛИ. бО K третьему. входу блока подключен второй вход элемента 666 HJIH u второй выход блока. К четвертому входу блока подключен нулевой вход асинхронного 63 RS-триггера. К нер б5 вому выходу блока подключены нулевой выход дешифратора 67, второй и третй7; выходы дешифратора 67,. Ко второму выходу блока подключены третий вход блока, седьмой выход дешифратора 674 и выход элемента 64 H..Ê третьему выходу блока. под,ключен нулевой выход дешифратора 67 . К четвертому выходу блока подключе, ны нулевой и шестой выходы дешнфратора 67 . К пятому выходу блока подключен нулевой выход дешифратора 67> . К шестому выходу блока подключены нулевой и первый выходы дешиф« ратора 67 . К седьмому выходу блока подключены нулевой, первый, второй и пятый выходы дешифратора 67;>, выходы k элементов H группы 65 -65 элементов И, выходы элемента 66 ИЛИ, элементов 64 и 64 И, выходы пересчетной 69 . схемы. Работу устройства рассмотрим на примере решения неоднородного нелинейного дифференциального уравнения с переменными. коэффициентами (И- > !2. +Ь (x)Y (У ) Y = f(x)> (>2) ,удовлетворяющего при х = х начальным . . условиям Y, ..., Y. Y > (13) (l1-1) на интервале (2) с шагом (6). Предполагается что переменные коэффициенты b„. (õ ), ..., Ьн (х ), Ь, (х) и правая часть f(х) являются решениями. соответственно однородных линейных дифференциальных уравнений с постоянными коэффициентами Ф > Ь „>(x) + .Ь (x)+...+у,ь „ (x)+ ° ° ° e 6 з л) bÄ (x)+q Ь„(х)+...+8„Ь, „(х)+ +в ь„ (х)=0, (I4) (д) . ю bo «)++ „Ь„(х )+...+Ы,Ь, (х )+ +4еьр (х )=0 и (Ф (м) (x)+ d „f (x)+...+ä„ f (х)+ + d Ь, b (м-i О р 1),о (n e),o ° ° ° ° ч ° ° + ° ° ° ° ° ° ьм ° > ь ь,,о> (5) Еж) :в-э Ь,, Ь, Ь 36 (0-11 о ° ° о о Работа устройства при решении уравнения (12) протекает этапами, количество которых определяется колиху.-хо чеством . точек интервала с номерами j=О, 1,..., r-1. При этом номер этапа определяется номером (j+1)-й точки интервала. На каждом (}+1)-м этапе устройство работает циклами, номер каждого из которых определяется показателем !=0, 1, 2, ..., k-1 порядка производной, взятие которой от обеих частей уравнения (12) реализуется в процессе его решения. Каждый цикл состоит из подциклов, количество которых определяется максимальным количеством сомножителей в нелинейности ;ц» (в случае уравнения (12) максималь-: ное количество сомножителей в нелинейности равно четырем). К моменту начала работы устройст. ва исходная информация, касаюцаяся решения уравнения (12), подводится к соответствуюцим входам устройства. Момент начала работы устройства определяется замыканием кнопки 711 "Исходное состояние" блока 22 управления. Сигналы, поступаюцие на асинхронные нулевые входы синхронных 621 -62 RS-триггеров, на установочные входы йересчетных 69„ -693 схем с выхода генератора .61 тактовых импульсов через кнопку 71 "Исходное сос" тояние", соответственно устанавливают указанные триггеры в состояния 00000, а указанные пересчетные схе- мы в состояния, соответствуюцие исходным. 40 В результате дешифрирования состояний 00000 указанных триггеров на нулевом выходе дешифратора 671 образуется единичное значение управляю-, 45 щего сигнала (нулевой выход дешифратора 67, не используется), которое, поступая на первый, третий, четвертый, пятый, шестой.и седьмой выходы блока 22 управления, произво" дит: 50 прием числовых значений (13) на регистры 1„, ..., Х, 1 производ ных и функции, на регистры 2„, 2, 2„ начальцых условий по производным и rro функции, на накопители 111,, ..., 11 и 11, значений производных и функции положительного аргумента, а числового значения у на накопитель 12 значения функции отрицательного аргумента и на регистр 60 15 предыдущего значения функций со входа начальных условий устройства; прием числового значения шага h на регистр 8 прирацения аргумента и на регистр 53 приращений аргумента 65 24, ..., 24, 24„, ф ° Ф б ° ° ° ° . ° ° ° 24, ..., 24;, 24 У 41 ° ° ° 24 241 и 4„1, . ° ° ., 24, 241 функции, на регистры 25, 25 производных и 25@ ° ° ° е 255 t ° ° ° i 259 i 25„ i 25„,, . ., 25, 251 25>, ..., 25 ., 251 Х блока 7 задания интервала аргумента со входа шага устройства; прием числовых значений хо и х аргумента, обуславливаюцих . границы интервала,. на регистры 551 и 55 значений аргумента в начале и койце интервала блока 7 задания интервала аргумента со входа границ интервала устройства; установку трИггера 19 контроля в нулевое состояние; установку пересчетной 21 схемы в исходное состояние; прием числа четыре (при единич-; ном кодировании число четыре представляется кодом 0...01000), равно-, го максимальному количеству сомножителей в нелинейности, на регистр 68 с единичным кодированием бло-. ка 22 управления и на регистры 52 (которые также являются регистрами с единичным кодированием} блоков 54 -5и вычисления числовых значений производных произведения перемещенных со входа задания количества сомножителей в нелинейности устройства; прием номеров 1, 1, 2, и; и 2",. и 2, 2, i соответственно регистров 11, 1,, 1, 1„;...; 1,, 1 ; 1„, 1, 1,, 1„ производных и функцйи, йредставляющих соответствующие йеременные в нелинейностях y I 1п- (y I )O, y на регистры 42r, 42 ., 42>,И,ц...;421,, 42, 421, 42, 42, 424 кОммутаторов1 блоков 4,„, ..., 4, 4„, коммутации нелинейностей со входов номеров ре:гистров производных и регистра функции устройства. При этом на регистры 425 и 424 коммутаторов блока 4 коммутации нелинейностей с указанных входов принимаются нули. Этим обеспечивается съем единиц с выходов коммутаторов 43 и 434 этого блока; прием числовых значений (15) на регистры 1023340329« ..., 32, 32 ° ° ° ° ° ° ° 10 32, ..., 32, 32„« 32, ..., 32,. 32л на накопители 33 значений функции отрицательного аргумента и на ре- . гистры 36 предыдущих -значений функции соответственно генераторов 3„, Зл, 3, переменных коэффициентов и генератора 3 +л правой части со входов начальных условий генераторов устройства (в указанных генера. торах соответственно p=g, ° °, p=S р=,Ии р= 4); прием числового значения шага на регистры 29 приращения аргумента генераторов 3,„, ..., 3, Зл переменных коэффициейтов и генератора Зи л правой части со входом шага генераторов устройства; прием числовых значений постоянных коэффициентов 30 сигналов устанавливают (путем соответствующей коммутации) в пересчетной 69, схеме блока 22 управления ко". эффициент пересчета, равный четырем. Этим обеспечивается выполнение четы-" рех подциклов в каждом:t-м цикле. В соответствии с указанными номе".. рами регистров производных и функции, принятыми на регистры 42л -42л, л0 ..., 42л -42, 42л -42, коммутаторов блоков 4„,, ..., 4, 4л коммутации нелинейностей, коммутаторы 43л -434 « 43л -432« 43 -434 этих блоков коммутируют выходы соответствующих регистров производных и функций со входами производных и функции блоков 5, ..., 5, 5л вычисления числовых значений производных про- изведения переменных. Этим обеспе чивается передача в блоки 5>, . S0 5ъ, 5 вычисления числовых значений производных произведения перемен-, «ййх числовых значений переменных в соответствии с нелинейностями Я „$4 « fo ° ° ° ° с-л . л О «О(.л «o(g! и Ф- «л о 1 на регистры 26,. ..., 2 «26 26,.. ..., 26,2, 26. 260, ..., 26, 26. L и 26;), ..., 26, 26, постоянных коэффициентов .генераторов .3>, ..., 3, Зл переменных коэффициентов и генератора 3 +л правой части со входов постоянных коэффициентов генераторов устройства (в указанных генераторах соответственно р=8, р-S, p=p и р=4); установку триггеров 40 контроля . генераторов 3„, ..., 3, 3, переменных коэффициентов и генератора 3 +„.правой части в нулевое состояние. Число 0...01000, принятое на ре гистр 52 каждого блока 5и, ..., 5,р., 55 60 начальных условий по производным и по функции, на накопители и 3.2 .« ° .. «32< 32 значений производных и функции положительного аргумента, а числовых значений 5л, вычисления числовых значений про.изводных произведения переменных, обуславливает образование единичного значения сигнала на четвертом выходе этого регистра и нулевых значений сигналов на остальных его выходах. Единичное значение сигнала открывает первые и закрывает BTopEJQ информационные входы регистров 44„ первых сомножителей и их производных i-й (где i--15k) строки четвертого столбца и регистров 45 . вторых сомно1р жителей и их производных i — é (где i=2 †;k) строки четвертого столбца. Нулевые значения сигналов открывают вторые и закрывают первые информационные входы указанных регистров тех же строк остальных столбцов. Этим подготавливается работа блоков 5и, 5, 5л вычисления числовых значений производных произведения переменных . для случая четырех сомножителей в нелинейностях. Число 0...01000, принятое на регистр 68 с единичным кодированием блока 22 управления, также обуславливает образование единичного значения сйгнала на четвертом выходе этого регистра и нулевых: значений сигналов на остальных его выходах. Указанные единичное и нулевые значения ил . ил «, Ил (у «py " ° После выполнения укаэанных операций кнопка 71л "Исходное состояние" блока 22 управления размыкается; а кнопка 71 "Пуск" того же блока управления замыкается. Первый сигнал, поступивший на единичный вход асинхронного 63л RS-триггера после замыкания указанной кнопки 71 "Пуск" с выхода генератора 61 65:тактовых импульсов, устанавливает 39 40 этот триггер в единичное состояние. В результате, единичное значение сигнала, поступающее на первый вход элемента 64лЛ. и с единичного выхода асинхронного 63Л RS-триггера, Открывает элемент 64л4 И по его первому входу. Этим обеспечивается прохождение через элемент 6444 H no его второму входу сигналов с выхода генератора 61 тактовых импульсов на синхронные входы синхронных 62 -62 ЯЬ-триггеров и на входы элеЛ 5 ментов 64л, 64л и 64л, 64 g и. Начинается работа устройства на первом этапе. Работой устройства как на первом этапе, так и на всех последуюцих управляет блок 22 управления посредством управляющих сигналов,.образуюцихся последоватет ьно во времени на соответствуюцих ,выходах блока. Основой блока 22 управления явля,ются два цифровых автомата. Запоминающая часть первого цифрового автомата реализована посредством синхронных 62 -62> RS-триггеров, выходы которых соединены с входами дешифратора 67л . Комбинационна:- часть первого цифрового автомата реализована посредством элементов 64Л -64З И и элементов 66 -66> ИЛ?1. Запоминающая часть второго цифроэого автомата реализована посредством синхронных . 624-62 RS-триггеров, выходы которых соединены с входами дешифратора 67 . Комбинационная часть второго цифрового автомата реализована посредством элементов 64> -64лэ И и элементов 664.-66 ИЛИ. Схемы обоих автоматов синтезированы IIQ известной методике синтеза цифровых автоматов. Переходы обоих автоматов из одних состояний в другие состояния осуцествляются сигналами, поступающими на синхронные входы синхронных 62л -62 RS.триггеров с выхода элемента 6414 И. Указанные управляющие сигналы формируются дешифраторами 67л и 67 путем дешифрирования состояний первого и второго цифровых автоматов, определяемых соответственно состояниями синхронных 62 -62 и 62 -62 КЬ-триг3 геров. С приходом первого сигнала на синхронные входы синхронныХ 62Л— 62 RS-триггеров первый автомат осуществляет переход из состояния 000 э состояние 001, а второй цифровой автомат остается в том же состоянии 00. Состояние 001 и 00 первого и второго цифровых автоматов соответствует началу как первого, так ?Iкаждого последуюцего этапа. Единичное значение управляющего сигнала, образовавшееся на первом вэ ходе дешифратора 67л, ноступая на шестой и седьмой выходы блока 22 управления, на установочный вход кольцевого 70 счетчика и на нулевой вход асинхронного 63 RS-триггера блока 22 управления, обеспечивает: вычисление числового значения аргумента х< =x +h в блоке 7 задания интервала аргумента, установку в нулевое состояние регистров 44 у i-й (где i=1-;k) 0 строки g --го (где ?1=1+ ) столбца первых сомножителей и их производных, регистра 45ЛЛ первой строки пеРвого столбца и РегистРов 45„Л1 i-.é (где 1=2+к) строки ?1-го (где ?1 = 15 1+ц) столбца вторых сомножителей и их производных, регистров 46л-46 л кОэффициентов блоков 5Л -51, вычнсления числовых значений производных произведения переменных; g0 установку в исходное состояние 00...01 кольцевого счетчика 70; установку в нулевое состояние ,асинхронного 63 RS-триггера. Вычисление чйслового значения аргумента х„ в блоке 7 задания интер:вала аргу."лента осуществляется путем передачи на сумматор 54 прямых кодов числовых значений шага h u аргумента хс, соответственно с регистра 53 приращения аргумента и регистра 55л значения. аргумента в начале интервала, а затем приема полученной суммы с выхода указанного сумматора в тот же регистр 55Л значения аргумента в начале интервала посредством укаэанного управляюцего сигнала, поступающего.по вторым управляюцим входам указанных регистров. При этом на второй выход блока поступает числовое значение аргумента 40 x« H IIe II ?I его выход., после сравнения схемой 56 сравнения числоВЫХ ЗНаЧЕНИй хл И х, СООтВЕтСтВУЮцее значение управляюцего сигнала (нулевое, если хл х, и единичное,. 45 если хл х ). единичное значение управляЬцего сигнала, поступая по четвертому входу блока 22 управления на нулевой вход асинхронного 63л RSтриггера, управляет остановкОй уст.ройства после окончания решения урав- нения (12). Установка в нулевое состояние укаэанных регистров в блоках 5Л -5?1 .вычисления числовых значений прбизвод. ных произведения переменных осуществляется путем подачи инверсного значения укаэанного управляющего сигнала (инверсные выходы дешифраторов 67, и 67 на фиг. 7 не показаны) на вторые управляющие входы всех регистров 44„ первых сомножителей и их производных, всех регистров 45„ вторых сомножителей и их производных и на управляющие входы всех 65 регистров 46 -46кл коэффициентов. 41 42 (В+1) ° 41)ä (1+Е) hie) (в+Е) з bj j э в Ь1Д ъ Ь11 .е, Ь(." ..., b«+e) о,j . о,j о,j (1+Е) (а+Е) (1}+ Е) 15 которые, если учесть, что очередное значение i увеличивается на единицу, являются исходными числовыми значениями производных 20 (е) (1 е) (в-1+е) (Ю-1)j (И-1)j 0t-1Ц ь(" е) 11 1у) 1) : 25 ь(е, ь(1 e), ..., ь и. +" o,j oj * о,.} (е} (1+е> - (1)-1+e? э ° у необходимыми для обеспечения соотЗ0 ветствующего вычислительного процесса в очередном цикле. Рассмотрим процесс выполнения нулевого цикла. Единичное значение управляюцего сигнала, обраэовавщееся на втором выходе дешифратора 67 поступая на седьмой выход блока 22 управления, а с него на первые управляюцие входы регистров 45лл пер. вой строки первого столбца вторых 40 сомножителей и их производных блоков 5л -51л вычислениЯ числовых значений производных произведения перемен- . ных, подготавливает эти регистры к приему информации по их первым инфор4j мационным входам. Кроме того, это единичное значение управляющего сигнала, поступая на вход кольцевого счетчика 70, на входы элементов И группы 65л -65 элементов И и на вход элемента 667 ИЛИ, обеспечивает: подготовку кольцевого счетчика к переходу в последующее состояние 00...10. (Этот переход осуществляется после изменения значения укаэанного управляющего сигнала с единичного на нулевое); съем сигналов 00...01 с выходов кольцевого счетчика посредством элементов И группы 65л-65 элементов И (эти .сигналы, постуйая на 60 седьмой выход блока 22 управления, а с него на третьи управляющие входы регистров 44 1,.4 i-й (где i=1 }с) строки })-ro (где 1)=1:q} столбца первых сомножителей и их производных, подготавливают регистры первой Нулевое значение еигнала асинхронного 63 RS-триггера закрывает элемент 64л И. В результате, образовавшееся на выходе элемента 64 И нулевое значение сигнала, поступая на управляюцие входы регистров 46 461 1 коэффициентов блоков 5 1-5 вычисления числовых значений производ-! ных произведения переменных, запрещает прием информации на указанные t регистры с выходов сумматоров 47 Ч 47к л при поступлении единичного сигнала на синхронные входы регистров. С приходом второго сигнала на синхронные входы синхронных 62 -62 RS -триггеров первый цифровой авто5" маг осуществляет переход из состояния 001 в состояние 010, а второй цифровой автомат остается в.том же состоянии 00. Состояние 010 и 00 первого и второго цифровых автоматов соответствует началу выполнения нулевого цикла. В нулевом цикле, а также во всех последующих циклах параллельно во времени реализуются два вычислитель ных процесса (первый и второй).. Первый вычислительный процесс обуславливает формирование и вычисление по уравнению . ((1" е =-(Ь (x) Y У (("-1)}() .—,-(1, ()(}х).„.-(ь,(х)ч(" 1)(() ()(„ „;+f(x)(„)„., (ль) }х =Х) представляющему уравнение (12), от которого взята В-я (где е=1, i=0, 1, ..., k-1) производная числового значения производной Y1 + в точке j интервала. Этим подготавливаютсу числовые значения производных Y + б.) Y. е), ..., Yj(", которые, если учесть, что очередное значение i ..увеличивается на единицу, являются исходными ч(лсловыми значениями ilpo» из водных yj(ф ...Y@ необходимыии для обеспечейия соответствующего вычислительного процесса s очередном цикле. Второй вычислительный процесс обуславливает формирование и вычиоление по уравнениям "<(g<) (а4+Ц (1+ЕЛА и 1 "}х=х а-А-1! }X=x " 4 ь 1 " }x=x(e) =) То">щ 1(Х)}х- х1 В+е)() 1(8-1+8)() y (1+е)() }х=x) s- }х=х1 " 1 1 }х=х-}.Ь1 }„„. Ь(Д е)(Х),(ЬМ4-1")(Х), Ь(НЕ,) }Х=М,((-Л O OIX-Х1 "(х)}х=х "о } "х)}х=х. (11+Е) (1)-1+Е) - (1+Е) (х)}х=х}= d;1 (х)}х=х " д% 00}хек «.„С -;Е1 "о. (x)}x--х}, Иу) . представляюцим уравнения -(14}, о. которых взята F. — ÿ (где С=1, 1=0, k-1) производная, числовых зна подготавливаются числовые значения производных Ь ., Ь (1+е) (+е) (n-Щ (И-1Ц 1023340 50 строки к приему информации по их третьим информационным входам); прохождение единичного значения управляющего сигнала с выхода элемента 66 ИЛИ на седьмой выход блока 22 управления, а с него на синхронные входы регистрбв 44jy i-й (где i=1;k) строки 1)-го (где Е =1 q) столбца первых сомнок<ителей и их производных, регистра 45.<.< первой строки первого столбца вторых со- 10 множителей и их производных, регистров 45> y i-й (где 1=2+1<) строки 9-ro I (где 11=1 †;q) столбца вторых сомнок<ителей и их производных и регистров 46 -46к >коэффициентов. 15 Единичное значение управляющего сигнала, поступающее с выхода элемента 66-г ИЛИ на синхронные входы указанных регистров, обеспечивает: прием числовым значений переменных коэффициентов Ь (h ),р ° Ь4,р 0о на регистры 45 „первой строки пер1" вого столбца вторых сомножителей и их производных блоков 5> ..., 5, 5,> вычисления числовых значений производных произведения переменных с выходов генераторов 3» 3, 3 перменных коэффициентов; прием числовых значений производных, .и функции У,, У,, У, регистры 44,д первой строки 1>-ro <> (где 4=1-;4) столбца блоков 5>, 5, 5,< вычисления числовых значений производных произведения переменных с выходов блоков 4>, ...,. 4,, 4< ком- 35 мутации нелинейностей. Таким. образом, блоки 5>. ..., 5, 5 1 вычисления числовых значений производных произведения переменных оказываются подготовленными к выпол" 40 .! нению первого подцикла. С приходом третьего сигнала на синхронные входы синхронных 62 -62 RS-триггеров первый цифровой автомат осуществляет переход иэ состояния 45 010 в состояние 011, а второй цифровой автомат остается в том же состоя.нии 00.. Состояние 011 первого цифрового автомата соответствует выполнению первого подцикла. Единичное значение управляющего .сигнала, образовавшееся на третьем I . выходе дешифратора 67, поступая на соответствующие входы элементов 64 и 64< И, открывает эти элементы. В результате, одна и та же последовательность сигналов с выхода элемента 64,1 И (через седьмой выход блока 22 упрайления ) и с выхода элемента 641 И соответственно пОстуПа» 60 ет на управляющие входы первых.узлов 48 -481, > умножения, вторых уз-, лов 491-491< умножения блоков 5<-5 вычисления числовых значений производных произведения переменных, 65 на управляющие входы узлов 27< -.27б, 271 -27, 27,, -27> умножения генераторов 3„ -З переменных коэффициентов, на управляющие входы узлов 27 -27.,> умножения генератора З,, правой части (в укаэанных генераторах соответственно p-=g, ..., p S, р=,11и р= 1>) и на вход пересчетной 6 9 схемы. В блоках.5< -5„ вычисления числовых значений пройзводных произведения переменных укаэанная последовательность сигналов обеспечивает умно>кение первыми узлами 48.1-48 умно>кения содержимого регистров 44 46 -46к „ коэффициентов, умножение вторыми уэлами 49 -49 „ умножения получающихся результатов указанного умножения на содержимое регистров 45, > i-й (где i=2:k-1) строки 0-ro (где 1)=1) столбца вторых сомнох<ителей и их производных, умножение вторыми узлами 49А и 491< умно>кения содержимого регистра 44 первой строки первого столбца первых сомножителей и их производных на со-. держимое регистра 451,.1 первой строки первого столбца вторых сомножителей и их производных и содержимого регистра 44« k-й строки первого столбца первых сомножителей и их производных на содержимое регистра 45к Пересчетная 692 схема, коэффициент пересчета которой равен количеству сигналов, необходимых для обеспечения работы указанных узлов умножения, подсчитывает количество поступивших сигналов указанной последовательности. После поступления предпоследнего сигнала указанной последовательности на выходе пересчетной 69 схемы образуется единичное значение сигнала, которое устанавливает в пересчетной 691 схеме, подсчитывающей количество выполненных подциклов, единицу. При этом на .выходе пересчетной 69< схемы при единичном и всех последующих ее состояниях, за исключением исходного, образуется единичное значение сигнала. 1023340 46 Единичные значения сигналов на выходах пересчетных 69(и 69 схем подготавливают первый цифровой asтомат к соответствующему переходу. Кроме того, инверсное значение сигнала, поступая на управляющие входы укаэанных узлов умножения генераторов 3(-3„ переменных коэффициентов и генератора 3)) .(правой части с выхода пересчетной 69(схемы через седьмой выход блока 22 управления блокирует работу этих узлов умножения при поступлении последовательности сигналов во втором, третьем и четвертом подциклах. После поступления последнего сигнала указанной последовательности первый цифровой автомат осуществляет переход из состояния 011 в состояние 100, что приводит к закрытию элементов 64(, 64 6 И, а пересчетная 69 схема устанавливается в исходное состояние. Второй цифровой автомат остается.в том же состоянии 00. В результате, после сложения k-входовыми сумматорами 50 блоков 5и, 5.2, 5(вычисления числовых значений производных произведения переменных полученных произведений, на этих k sõîäosèõ сумматорах 50 соответственно фиксируются числовые значения нулевой производной произведений первых пар переменных (о) 0 = (Ь (x)Y) =.b Y 40 " 1 )ФХО (м- Ц;0 (18) (7 „=(Ь„(x ) Y " " ) )(.)(. =Ь „У," ! при J =О. .. После сложения сумматорами 28 генераторов 3» ..., 3,2, 3 переменных коэффициентов и генератора 3(, +4 правой части полученных произведений на сумматорах 28 фиксируются в соответствии с уравнениями (17 ) число-вые значения производных e (s) (() 0 b() e) ), ° °, Ь,) o ° bo,o и fo при )=0 Единичное значение управляющего )сигнала, образовавшееся на четвертом выходе дешифратора 67, поступая на синхронные входы регистров 44.„) i-й (где i=i+)с) строки ))-ro (где У=1 †. q) столбца первых сомножителей и их производных, регистра 45.(,.( первой строки первого столбца вторых сомножителей и их производных, регистров 45,,у i-й (где 1=2+)с) строки 9-го (где 1)=1+<() столбца вторых сомножителей и их.производных, регистров 46 -46,(коэффициентов блоков 5, ..., 5>, 5(вычитания числовых значений производных проиэведе= ния переменных, производит сдвиг информации „ находящейся в указанным . регистрах 44 .(), 45(.(), на один регистр в направлении передачи информации и прием информации (18) соответственно на регистры 45,(,g первой строки -первого столбца. В результате, на регистрах 44) «44 g, 44),.g, 44,, первой строки первого, второго, третьего и четвертого столбца первых сомножителей и их производных блоков 5,„, . ° ., 5, 5(вычисления числовых значений пронэводнык произведения переменных соответственно находятся числовые значения У >, Уо, (И-1) i Y» ° ° 1 Уо э 1 ° 1. э Уе 1 Ya ° 15 Уо Yo Y" a s РегистРах 45у 4 45„, второй строки четвертого столбца и первой строки первого столбца вторых сомножителей и их производных указанных блоков соответственно 2О находятся числовые значения b <о> (оp (0) b«, ) „; Ь„, Z« . Таким образом, блоки 5„, ..., 5, 5„вычисления числовых значений производ-ных произведения переменных оказываются подготовленными к выполнению второго подцикла. С приходом очередного сигнала на синхронные входы синхронных 62„ -62 RS-триггеров первый цифровой автомат осуществляет переход из состояния 100 в состояние 011, которое повторилось. Второй цифровой автомат остается в том же состояниу 00. Поэтому второй подцикл выполняется так же, .как первый подцикл с тем отличием, что операции умножения, выполняемые соответствующими узламн умножения генераторов Зи, ° ... 3, 3 переменных коэффициентов и генерато« ра 3„+» правой части, не выполняются. 40. В результате, после поступления последнего сигнала укаэанной последовательности на синхронные входы синхронных 62 -62 RS-триггеров первый цифровой автомат осуществляет 45 пер ход из состояния 011 в состояние 100, второй цифровой автомат остается в том же состоянии 00, в пересчетной 69(схеме, посчитывающей количество выполненных подцик 50 лов, фиксируется число два, а пересчетная 69 схема устанавливается в исходное состояние. Кроме того, на k-входовых сумматорах 50 блоков 5>, 5, 5). вычисления числовых значений проиэВодных произведения переменных соответственно фиксируются числовые значения нулевой производной произведения вторых пар переменных (o) „(о) 60 UgO (u (x) Y)))(=Xo b(È-(),ОУо УО . ф ? (Q< )x)yi ), b yp-1)y> Е(0) (Z07)() Y ) Ь У (и-с) 1 1при J -0, 1023340 48.. о ю) при J--O. Поскольку состояние 100 первого .цифрового автомата повторилось, то подготовка блоков 5)», ..., 5н, 5„ вычисления числовых значений произ60 Поскольку состояние 100 первого цифрового автомата повторилось, то подготовка блоков 5>, ..., 5, 5„ к выполнению третьего йодцикла происходит аналогично подготовке этих блоков к,выполнению второго подцикла. 5 В результате, на регистрах 44«, 44, 44„, 44 4 первой строки первого, второго, третьего и четвертого столбцов первых сомножителей и их производных блоков 5>, ..., 5 ; 5, вычис- 10 ления числовых значений производных произведения переменных соответственно находятся числовые значения Уо ° Уо, Уо Уо, ° °, 1 1 ° Уо и-0 (н- ) Уо, Yð»» Y Уф ), Y а в регистрах 15 45 g, 45»» 4, 45„» второй строки третьего столбца, второй строки четвертого столбца и первой строки первого столбца укаэанных блоков соответственно находятся числовые значения 5),, ..., 5 », 5» вычисления числовых значений производных произведения, переменных оказываются подготовленными к выполнению третьего подцикла. С приходом очередного сигнала на .синхронные входы синхронных 62» 62 RS-триггеров первый цифровой автомат осуществляет переход из сос- 3О тояния 100 в состояние 011, которое повторилось. Второй цифровой автомат остается в том же .состоянии 00. Поэтому третий подцикл выполняется так же, как второй подцикл. B результате, после поступления . последнего сигнала указанной последовательности на синхронные входы синхронных 62„ -62 RS-триггеров первый цифровой автомат осуществляет переход из состояния 011 в состоя" 4О ние 100, второй цифровой автомат остается в том же состоянии 00, в пересчетной 69 схеме, подсчитывающей количество выполненных подциклов, фиксируется число три, а пере- 45 .счетная 69 схема устанавливается в исходное состояние. Кроме того, на k-входовых сумматорах 50 блоков 51, ..., 5, 5» вычисления числовых значений производных произведения 5{} переменных соответственно фиксируют" ся числовые значения нулевой произ,водной произведения третьих пар пе- ременных водных произведения переменных .к выполнению четвертого подцикла происходит аналогично подго-: ;товке этих блоков к выполнению »,, третьего подцикла. В результа те, на регистрах 44», q, 44»,», 44», 44», первой строки первого, второго, третьего и четвертого столбцов пер вых сомножителей и их производных блоков 5>, ..., 5, 5» вычисления числовых значений производных произведения переменных соответственно находятся числовые значения Y(ll"), » (и-<) Уо» УО» Ур» ° 1»,Уо > У »» 1» Уо,. Уо" ), Y,,Уо, а в регистрах 45о <» 45, 45 »., 45 второй строки второго, третьего, четвертого столбцов и первой строки первого столбца указанных блоков соответственно находятся числовые значения »» {О) „(O) „(o1 840) b(1)»D» v q D»,Ug о» U»IO» . » Ь»о» ч1 О r ° ° ° о разом, блоки 5>, ...,, 5,, 5» вычисления числовых значений производных произведения переменных оказываются подготовленными к выполнению четвертого подцикла. С приходом очередного сигнала на синхронные входы синхронных б2, -62 RS-триггеров первый цифровой автомат осуществляет переход из состояния 100 в состояние 011, которое повторилось. Второй цифровой автомат остается в том же состоянии 00. Поэтому четвертый подцикл выполняется так же, как выполнялись первый, второй и третий подциклы. При этом после поступления предпоследнего сигнала укаэанной последовательности пересчетная 69» схема устанавливается в исходное состояние единичным значением сигнала, образующимся в этом случае на.выходе пересчетной 69 схеьы. Поэтому на выходе пересчетной 69 схемы отсутствует единичное значение сигнала. В результате, после поступления последнего сигнала указанной после- . довательности на синхронные входы синхронных 62»-62 RS-триггеров первый цифровой автомат осуществляет переход из состояния 011 в состояние 101, второй цифровой автомат остается в том же состоянии 00, а пересчетная 69 схема устанавливается в исходное состояние. Кроме того, на М-входовых сумматорах 50 блоков 5„, ..., 5.1, 5,) вычисления числовых значений производных произведения переменных соответственйо) фиксируются числовые значения нулевой производной произведения четвертых.пар переменных (о), (o) {м-ч) (o) {Н- 1) (»,о) ъ - У.,„, {))»),о" о о о Уо 49 о) (0) (0) Ь У(» 1) У при ) =О. Единичное значение управляющего 5 сигнала, образовавшееся на пятом выходе дешифратора 67, поступая на управляющие входы элементов 51 И блоков 5 „ ..., 5<, 5 вычисления числовых значений пройзводных произ- 30 ;ведения переменных через седьмой выход блока 22 управления и. на единичный вход асинхронного 63 RS-трив. гера блока 22 управления соответственно обеспечивает съем информации 15 с противоположным знаком с выходов К-входовых сумматоров 50 указанных блоков на вход сумматора 6 и установку в единичное состояние асинх-I ронного 63 RS-триггера. После сложения сумматором б ин.формации, поступившей с выходов блоков 5Л -5и вычисления числовых значений производных произведения пере! менных и с выхода генеРатоРа ЗЬ+ правой части, на сумматоре 6 фиксируется числовое значение производной У(о) ) . Единичное значение сигнала асинхронного 63 RS-триггера открывает элемент 64„> И. В результате, образовавшееся на выходе элемента 64„ И единичное значение сигнала, поступая на управляющие входы регистров 46 46)(л коэффициентов блоков 5 -5„ вйчисления числовых значений пройзвод-. ных произведения переменных, разрешает прием информации на указанные регистры с выходов сумматоров 47 47)(при поступлении единичного зна- 40 чения сигнала на синхронные входы регистров со второго выхода дешифратора 67 через элемент 667 ИЛИ в первом и всех последующих циклах. Поскольку исходные состояния регист- 4 ров 46„, 46, 46, ..., 46x < коэффициентов соответственно фиксируют биномиальные коэффициенты 1,0,0,...,0 и .на выходах сумматоров 474 -47x имеет место сумма содержимого пре -дыдущего и содержимого последующего регистров указанных регистров коэффициентов, то в первом, втором, третьем и т.д. циклах после воздей ствия укаэанного единичного значения сигнала на указанных регистрах коэффициентов фиксируются биномиальные коэффициенты 1,1,0,0,.. °,0; 1,2,1,0,...,0; 1,3,3,1, ° ..,О, и т.д. С приходом очередного сигнала на синхронные входы синхронных 62„ -62 RS-триггеров первый цифровой .автомат осуществляет переход из состояния 101 в состояние 110. Второй цифровой автомат остается в том же состоянии 00. Единичное значение управляющего сигнала, образовавшееся на шестом выходе дешифратора 67, поступая на вход пересчетной 21 схемы, на вторые управляющие входы регистров 1) -1 „ производных и функции, на вторые управляющие входы регистров 24 -24, 2, -24з, 24 -24,ц производных и функции генераторов 3 -Зи переменных коэффициентов и регистров 24 — .24) производных и функции генератора 3),+л правой части через четвертый выход блока 22 управления, соответственно обеспечивает: добавление единицы к содержимому пересчетной 21. схемы, которая подсчитывает количество выполненных циклов i; сдвиг информации, находящейся в регистрах 1„, ..., 1, 1„ производных и функции, на один регистр вправо, прием информации на регистр 1и производных с выхода сумматора б, а также сдвиг информации, находящейся в ре- гистрах 24 -24(, ..., 24 -24, 24 -24„ и 24 -24 указанных генера,Ц торов, на один регистр вправо, прием информации на регистры 24, ..., 24 .24> и 24л) указанных генераторов с выходов сумматоров 28:этих генераторов. В результате, на пересчетной ° 21 схеме будет зафиксирована едини ца, на регистрах 1.„, ..., 1, 1 производных и функции будут находить ся числовые значения ф ..., Y У,, а на регистрах 24е, ..., 24m., 24„; ..., 24, ..., 24, 24), 24, 24,, 24,, и 24 ), ..., 24, 24< производных и функции указанйых генераторов соответственно будут находиться числовые значения Ь „,,,...,ь,„„1,,"-,„„,,, Ь„ь ° ..., Ь„i i;Ь.„о, Ь, ° .. b,b ,о оо оо . о * о. Таким образом, происходит соответствующая подготовка устройства к выполнению первого цикла. С приходом очередного сигнала на . синхронные входы синхронных 62л— 6+ RS-триггеров первый цифровой автомат осуществляет переход из состоя- . ния 110 в состоянии 111.Второй цифровой автомат остается в том же стоянии 00. Единичное значение управляющего сигнала, образовавшееся на седьмом выходе дешифратора 67, поступая на . управляющие. входы регистров 57 (Единичное значение укаэанного сигнала открывает вторые и закрывает первые, а нулевое значение закрывает вторые.: и открывает первые информационные входы этих регистров), управляющие входы узлов 59 умножения, узлов 60 умножения, узлов 58 деления всех блоков вычисления членов рядов Тейлора через второй выход блОка 22 уп51 52 равления по управляющйм входам бло-.! ков, обеспечивает: прием числового значения шага h и - h соответственно на регистры 57, узлы 59 умножения блоков 9 -9 .выИ числения членов рядов Тейлора положительного аргумента и на регистр 57, узел 59 умножения блока 10 вычисления членов ряда Тейлора отрицательного аргумента с выхода регистра 8 пРиращения аргумента.; 10 прием числовых значений производных Y ), ..., Y,, Y и производной У соответственно на узлы 60 умножения блоков 9„, ..., 9, 9„ вычисления членов рядов -Тейлора йоложи- !5 тельного аргумента и. на узел .60 умножения блока 10 вычисления членов ряда Тейлора отрицательного аргумента с выходов соответствующих регистров 1«,,..., 1, 1 производных и функции.;, прием числового значения 1=1 в узлы 58 деления блоков 9! -9 вычисления членов рядов Тейлора йоло>кительного аргумента и блока 10 вычисления членов ряда Тейлора отрицательного аргумента с выхода пересчетной 21 схемы через третий вход и второй выход блока 22 управления по входам подачи делителя; прием числового значения шага h и -h соответственно на регистры 57, узлы 59 умножения блоков 30«-ЗОд, 30„ -30>, ..., 30„-30 вычисления членов рядов Тейлора поло>кительного аргумента генераторов 3„, 3, 3„ переменных коэффициентов, блоков 30„ -ЗО,>>вычисления членов рядов Тейлора положительного аргумента генератора Зи,!..! правой части и на регистры 57, узлы 59 умножения 40 блоков 31 вычисления членов рядов Тейлора отрицательного аргумента тех же генераторов с выходов регист.ров 29 приращения аргумента; прие>«(числовых значений произ 45 «9Ч ! i Водных Ь(««!>,0 « ° ° Ь(««-«> «> « (!«- >>«о « Ь, b p и числовых эначенйй проиэ« водных Ь(и-1),p Ь(о Ьоо ственно на узлы 60 умножения блоков 30+i ..., зо„ зо„; ...; зо, ..., 30, 30; 30, ..., 30«, 301 вычисления членов рядов Тейлора положительного аргумента и на узлы 60 умножения блоков 31 вычисления членов рядов Тейлора отрицательного аргумен- 55 та генераторов 3>, ..., 3, 3„ пере. менных коэффициентов с выходов соответствующих регистров 246>, ..., 24«, 241 r ° ° ° « 249r ° ° ° r 24 r 24! ) 24,е>ю 24 24! производных и функции 60 тех же генераторов; прием числовых значений производных f0 « ..., f 1 и числового значения производной Я соответственно на узлы 60 умно>кения блоков Кроме того, указанное единичное значение управляющего сигнала, поступая на второй вход элемента 64 И, подготавливает второй цифровой автомат к соответствующему переходу. На этом выполнение нулевого цикла заканчивается. Устройство готово к выполнению первого цикла. С приходом очередного сигнала на синхронные входы синхронных 62 -62 RS-триггеров первый цифровой автомат осуществляет переход из состояния 111 в состояние 010, а второй цифровой автомат осуществляет переход иэ состояния 00 в состояние 01.. Состояния 010 и 01 первого и второго цифровых автоматов соответствуют началу выполнения первого цикла.. В первом цикле, а .также во всех последующих циклах параллельно во времени реализу>отся, кроме двух указанных, еще два вычислительных процесса (третий и четвертый). Третий вычислительный процесс обуславливает формирование и вычисление числовых значений членов (е) (Ь)Е е! Ц+е> ЬЕ tj (е) ье и Yj Г „(1+е) ье «Yj Е! (19) где С=i, t=l,2, ;., k 1, в точках j-1 и j+1 интервала (на данном этапе при 1=О в точке -1 и 1) соответственно рядов Тейлора ) ",(! ) (x х ) i > !!: (20) Y ()-; У i--o Y()!-)+i) (x x) 1=о j с центром j (на данном этапе с цент ром j=0), представляющих решение и 30„>, . ° ., Зое, 30 . вычисления членов рядов Тейлора положительного ,аргумента и узел 60 умножения блока 31 вычисления членов ряда Тейлора отрицательного аргумента генератора 3„+.! правой части с выходов соответствующих регистров 24.!), 24 >, 24 производных и функции того же генератора; прием числового значения 1=1 в узлы 58 блокОв 30„ -.30, ..., 30«-30, Зое -30> и 30 -30!> вычисления членов рядов Тейлора положительного аргумента и блоков 31 вычисления членов рядов Тейлора отрицательного аргумента соответственно генераторов 3„ -З переменных коэффициентов и re!. нератора 3!!.«! правой части. 1023340 S.-л 6) Ь1 Y = :, Y (1+ф-1 1:О ) (1 ( и 10 (Л(° .. (6-1й 2 (х-х- ) (и-ц i=-:о ("-л») у ) у у(Фн) ь (1+л) g .(1.0 $ ТТ (21 ) ° ° ° ° ° ° (л). (х-х )1 ь, (»)= r ь„— Цм) (х-х )1 ь (х)= . b l=O . ) ° ° ° ° ° ° ° Ф у(и-л) +>" у(и=i+i) Ь где Й=i, i=1,2, ..., k 1, в точка j-1 и j+1 интервала (на .данHOM этапе при j=0 в точках -1 и 1) 2О тех же рядов Тейлора (8) с целью получения и накопления брлее точных,, по сравнению с числовыми значениями, частичных сумм (21), числовых значе-: ,ний частичных сумм У ° . =Y ° +Y, (e) (-h)C (л-л),е = (j- ),e-.л j 15 (24) 25 30 —:.((ц-14Л) (х-х ) 3. Ь i»o. О,j (д-11 Ь (х) ) +фи- +е) е У(1+,)Р - (>>+<<)«, +У i 35 где 6=i i-=-1,2, ..., k-1, в тех же точка j-1 и j+1 интервала (на данном этапе, при J=Î,.â точках -1 и 1) соответственно рядов Тейлора (26). четвертый вычислительный процесс обусЛавливае-.. формирование и вычисление числовых значений членов и) (-ь) „ (е) ь (и-),) ЙТ " (и-щ ТТ ь9+e) he ЬЦИ Е) he . ь (ил),, ЧТ b(l1=1) j jl(23) .„(е) (-ь)е „(e) ье 50 ЬЧ Г " bij TT 1+е) ью (s },9 77 л,л TT (е) (-ьФ „(е) ь. o,j . од e ь(1+е) ье .. Ь(дм е) ь оj Й! М Й и Щ ("h)e И) he, бО " ) — ГГ (ж) ь е . (мсе) и ° ° fj р ° I где 2=!, l=i,ã,;, k-1, 65 ° ° ° ° ° ° Ф ° ° ° ° ° х Ф ° И (в-лй 2 ОиЦ (i) (-Ь) =,г ь„. i--o ь ь(в(и-)4ице-i) ° ° \ ° ь„ (,),,,) соответствуюцие производные реждения уравнения (12). Затем полученные числовые значения членов (19) соответственно суммируются с числовыми значениями частичных сумм (-ь) 1 у(1)(»ь) И-1)ф-1 :О 3 (i ь +v(e) -", 6и),е (р.ф-» (i+i) ье У(1),е .. "(;„) е Ä +Yj ! 54 в точках J-1 и j+1 интервала (на данном этапе при j=O в точках -1 и 1) соответственно рядов Тейлора Ь()=ЕЬ(1) (хх ) io (-1» ь (»)-- g ь(") < —" хь1 ()и) 1=о ° . ° ° ° ° g ° ° бл ) Я (в-1й) (х-х )1 ьл. х А ьлд i э ь (») z ь )(-"< — ) 6 "; о) < ) "ь«хп(- ) о 1 Ч <(») и,О <Г=,.Ф, =e. И (хх-х< ) "j-o И,") (4-1м) (х-х )1. л о с центром ) (на данном этапе с центром )=О), представляющих реаеиия и соответствуюцие производные решений уравнений (14 ). Затем полученные числовые значения членов (23 ) соютветственно суммируются с числовыми значениями частичных сумм е-л (1) (h) 4 «,(1 ),(Е.л) - „(и-ФД ЧТ ь Е-Г ь(4) Ь( 1(»хМ -e) <мЕ П ф» ь(сч) . ьл (х-(),<) ь,(Ьх), (х),(ТТ 1023340 55. =ь +ь" . Ь,(< <1,(Е-<1 0,1 е ье Ь,(j,<),,(Е 1+Ьо,у Вт. ь(< " —" Ьо (1+<1, (e- <> о,1 = ЬМ-" + Ь((<-, бе> ", е. О(<б0 (e-11 Oрi (е> (- h ) (>-О,(Е-1> +fi «еГ (е> (1. ),(е-<> ) е1 i he = е + к(бЕ> ()Н),(Е ) и ь О,Ц-<),е ь о,(j< <),е ! Ьо,(<бп,e .ь(д-. о,(1б<) Е Ь <<(б1),(e-л ),Мб<> h I T (<) {-Ь)1 =>- ь. О) < ° (и) л,(бее-1) f. (J- <),е И О,(< 1);(Е 1> f . (j+1),Р < (м),е, 15 ел (1> ( (j-1),(e-<);, < 1 25 м „.> ()б ),(е-1) =, (лб I > h 4.),(е- > Ъ 1 30 е 1 (.> 1 (2 5 ) =,т ь . l--O (б<) 1.(1 ),(е- ) 4 о 1 ТГ = ь (<> h(o,()б1),(Е-1) 1, е<,1 = " b(,é Ь, О ()+1),(е-l) orj TT е < . 1 < Ь (Ф-4> b(P-1б<> h . о,(>+<)(е-1> 1 о f И ) ч (<<1б i) h 4<.1),(W> „.=О 1 Т 35 где Е i, 1=1,2, ..., k 1, в точках j-1 и j+1 интервала (на данном этапе, при < =О, в точках -1 и 1) тех же рядов Тейлора с.целью получения и накопления более точных, по 40 сравнению с числовыми значениями частичных сумл (25), числовых значе ний частичных сумм ь ь .,Ь(е> (ь)Ф (и-1>,()-1),e . (n-л>,(j 1),(е-1> (и-л>, j t 1 45 и „е ь . =ь . +Ье (О -О()+1>Е (и- й<),(e-л) (и-1), j «е1 Ь =Ь, +b "+" hi. (и-1>,(j+a),e (И-e)()+a),(e-q) (и- (Ц (< ">, (Е- ) (а 1+е) Ь (и-1 ()<л),Е (ии)() б<),(Е1) (ил), j 55 ь ь (е) {-h)Å (,()-1)Е 4+Фе- ) "М и - Ь ь =ь . +b(e. (()+1),е щ+1),(е-e) ч еГ 1 <, «Ь< „(1+Е) е. (,{1+1),Е 1,(1+<),(Е-Ю О (м) „(1> (i е) h . (26) А()е)Е e,ij+ ),{Å-0 л У ВТ :65 (У <) (М-1> ц>- +e> he (j+ ),Е ()б1),(Е- > i ГГ где f,- =i, i =--1, 2, ..., k-1, в тех же точках j-1 и j+1 интервала {на данном этапе, при j=О, в точках -1 и 1) соответственно рядов Тейлора (24). Рассмотрим процесс выполнения первого цикла. Из четырех реализуемых параллельно во времени в первом цикле вычислительных процессов первый и второй вычислительные процессы реализуются так, как в нулевом цикле. Поэтому реализация первого и второго вычислительных процессов в дальнейшем не рассматривается, а расселатривается реализация третьего и четвертого вычислительных. процессов. Единичное значение управляющего сигнала, образовавшееся на первом выходе дешифратора 67(, поступая на соответствующие входы элементов 64 и 64<8 И, открывает эти элементы. В результате, на управляющие входы узлов 58 деления, узлов 59 и 60 умножения всех блоков вычисления членов рядов Тейлора, входящих в устройство, и на вход пересчетной 695 схемы поступает одна и та же последовательность сигналов соответственно с выхода элемента 64е И через второй выход блока 22 управления и с выхода элемента 64 . И. . В каждом блоке вычисления членов ряда Тейлора под воздействием указанной последовательности сигналов узел 58 деления выполняет деление числовых значений, находящихся в регистре 57, на числовое значение, находящееся в узле 58 деления, а узлы 59 и 60 умножения одновременно производят умножение числовых значений, находящихся в этих узлах умножения, на обраэуиж(неся в пр6цессе деления цифры частного, поступающие с выхода узла 58 деления на первые входы узлов 50 и 60 умножения. Пересчетная 69 схема, коэффициент пересчета которой равен количест57 1023340 Йу сигналов, необходимых для обес= печения работы укаэанных узлов каждого блока вычисления. членов ряда Тейлора, подсчитывает количество поступивших сигналов указанной последбвательности. После поступления предпоследнего . сигнала указанной последовательности- на выходе пересчетной 69 схемы .: образуется единичное значение сиг- нала, которое, поступая на второй вход элемента.64r Н,- подготавливает,второй цифровой автомат к соответствующему.переходу., После .поступления последнего сигнала укаэанной последовательности второй цифровой:автомат осуществляет условный переход из состояния 01 и состояние 10, что приводит . к закрытию. элементов 64 и 64 и и, следовательно, к прекращению прохождения сигналов последовательности,,а нересчетная.699. схема устанавливается в исходное состояние. В результате, после выполнения операций в указанных узлах каждого -блока вычисления членов ряда Тейлора s узлах 59 умножения всех блоков вычислениЯ членов рЯдов Тейлора будет зафиксировано числовое ь значение —. В узлах 60 умножения 41 блока 10 вычисления членов ряда Тейлора отрицательного аргумента и блоков 9„; 9,,, ..., 9и вычисления: членов рядов Тейлора положительного аргумента соответственно будут эа фиксированы числовые.значения ленов (19) при 2=i=1-и j=0. В узлах 60 умножения блоков 31;. 31; 31 и 31 вйчисления .членов, рядов, Тейлора отрицательного аргу- .: мента и.блоков 30 302, ..., 30}, 30,1 „30д, ... s .30.;. 30,. 30(, ° а ° g 30ф и 304 у 302 ф ° ° а g 3 g Вы числения членов рядов Тейлора поло-:,. ,жительного аргумента гейераторов Зд. .., Зд; 3. переменных коэффициентов и генератора Зим правой части соответственно будут зафикси рованы числовые значения членов (2 ) : при f=-i--1 и .J--О. 3 единичное значение управляющего сигнала, образовавшееся На.втором выходедешифратора 67, поступая на управляющий вход регистра 18 предыдущего значения частичной суммы, на перэые управляющие входы накопителей 11,„, ..., 11д, 114 производных -и функции положительного аргумента, на первый управляющий вход накопйтеля.12 значения функции отрицательного аргумента, а также . на управляющие входи регистров 39 предыдущего значения частичных сумм, на первые .управляющие входы накопителей 32о, ..., 32<, 321, . ° ° ° 32 (° ° ° с 32 .к .324 1 324 ° ° с. 32, 3 24 и 32, ..., 32<, 32 производных и функции положительного аргумента, на первые управляющие входы накопителей 33 значения функции отрицательного-аргумента генераторов Зд, .-., 32 3 переменных коэффициентов и генератора 31„,1правой части с первого выхода блока 22 управления, соответственно обеспе" чивает: прием на регистр 18 предыдущего значения частичной суммы:содержимого накопителя 12 значения функции отрицателъйого аргумента, т.е. чис-. лового значения Ц .1) »„, равного 1з на данном этапе и данном -цикле (т.е. при j=О, 3=1=1)числовому значению (см. соотношения (21}.}1 прием на накопитель 12 значения функции отрицательного аргумента и ро накопители 114,: 11, ..., 11 значе: . ний производных и функции положительного аргумента соответственно числовых значений членов (19) с выходов узлов 60 умножения блока 10 вычисления членов ряда Тейлора от. рицательного аргумента и блоков Я<, 9, ..., 9> вычисления. членов рядов Тейлора положительного аргумента; сложенйе.числовых значений членов (19), принятых на указанные накопители, соответственно с числовыми значениями частичных сумм (21), находящихся в этих накопителях, с целью получения и накопления более точных числовых значений частичных . сумм (2?}.; ..прием на регистры 39 предыдуще;го значения частичной суммы содер:жимого накопителей 33- значения функции отрицательного аргумента, т.е. 40 числовых значений Ь1,1<- fe r) 1,(у 1,0ь-0 о,11-0,0-"> H tj rMe-u {см. соотношения (25)); прием на накопители 33; ,ц :33; 33 и 33 функции отрицательного аргумента и на накопители .32, 32 32@, ..., 321, 324, ..., З з, 3.2,1, 32(, ..., 32,0 и 32 (32() 3241проиэводных и функции положитель© ного аргМкента соответственно числовых значений членов (23 } с выходов узлов 60 умножения блоков 31; 31, 31 и 31 вычисления членов рядов Тейлора отрицательногь аргумента и :,блокоВ 30,1, 30(° ° ° ° Зор, ° ° ° 5 . 30+ 30, ..., Зо .; 30„, 30 Зод и 30, 30, ..., Зор вычисления членов рядов Тейлора положительного аргумента; сложение числовых значений членов 60;(23), принятых на указанные накопители, соответственно с числовыми зна чениями частичных сумм (25), нахо дящихся s этих накопителях, с целью ;получения и накопления более точных 65 числовых значений частичных сумм (26 60 59 В результате на регистре 18 предыдущего значения частичной суммы находится числовое значение частич- ной суммы Y(, )г>л, на накопителе 12., Ф I значения фуйкции отрицательного аргумента и накопителях 11„, 11, 11д значений производных и функции положительного аргумента соответственно находятся числовые значения частичных сумм (22); Ма регистрах 39 предыдущего значения частич- 10 ной суммы генераторов 3„„ ..., 3 3 „ переменных коэффициентов и генератора 3 +„ правой части соответственно находятся числовые значения частичных c) Mì Ь(д 1)(j-1) (е-%.) > Ь I ($-4), (е-w) о 3-4),(е 1) (- ) (е-w) . b u f . на накопителях 33, ...; 33) 33 и 33 функции отрицательного аргумента и на накопителях 321 322 ..., 329 321, 32>, ..., 329) 32л, 32, 32,0 и 32л, 32, ..., 32 ) производных .и функции положительного аргумента генераторов 3Ъ„, ..., 3, 3 переменных коэффициентов и генератора 3> +„ правой части соответствен- 25 ,но находятся числовые значения частичных сумм (26). Схема 17 контроля нуля в зависимости от равенства или неравенства нулю содержимого узла 60 умножения З0 блока 10 вычисления членов ряда Тейлора отрицательного аргумента, т.е. (е) < ь) числового значения члена Уgl вырабатывает на своем выходе сигнал, принимающий соответственно либо нуле-З5 вое, либо единичное значения. Этот сигнал, поступая на первый управляющий вход схегы 13 сравнения, соответственно либо закрывает, либо открывает второй информационный вход . 40 этой схемы. В соответствии с этим в схеме 13 сравнения либо не происходит, либо происходит сравнение содержимого регистра 18 предыдущего значения частичной суммы, т.е. чис- 45 лового значения частичной суммы У(„) „), с содержимым накопителя 12 значения функции отрицательного аргумента, т.е. числовым значением частичной суммы (я1) е соответст- 50 венно поступающих в схему 13 сравнения с выходов элемен(гов И группы 20л элементов И, открытых единичным значением сигнала триггера 19 контроля, и с выхода накопителя 12 значения функции отрицательного аргумента. если числовое значение.чле(е) <-ь)е на У> =0 или если числовые знаtl чения частичных сумм У(. л)(«Р Y(> ),g то на выходе схемы 13 сравйения фор«60 мируется нулевое значение сигнала. Если числовые значения частичных сумм "() „)(e „)="(i „) e то на выходе схемы 13 сравнения формируется единичное значение сигнала. 65 В генераторах 3(,, ..., 3, ЗЛ пе ременных коэффициентов и генераторе 3)>+л правой части, аналогично,,схемы 38 контроля нуля в зависимос,ти от равенства или неравенства нулю содержимого узлов 60 умножения блоков 31 вычисления членов рядов Тейлора отрицательного аргумента, т.е. (е) (-ь)е числовых значений членов Ь(- n-ф е! ,(е) <-ь)е (e) <- )е < h)å ьл rr ьоу к и е3 Е вырабатывают на своих выходах сигналы, принимающие соответственно либо нулевое, либо единичное значения. Эти сигналы, поступая на первые управляющие входы схем 34 сравнения, соответственно либо закрывают, либо открывают вторые информационные входы этих схем. В соответствии с этим в схемах 34 сравнения либо не произой- дет, либо произойдет сравнение содержиглого регистров 39 предыдущего значения частичной суммы, т.е. числовых значений частичных сумм b ..., Ь (N-л),(3-л),(е-л) л,(» л)(е g) b0,(j л) (e „) и f() л)(e л) с содержимым накопителей 33 зйачения функции отрицательного.аргумента, т.е. с числовыми значениями частичных сумм ь (и-s),(л),е bл,(q),p ьо,() л),е и -Е(„)Е, соответственно поступающих в схемы 34 сравнения с выходов элементов И групп 41л элементов И, открытых единичными значениями сигналов триггеров 40 контроля, и с выхода накопителей 33 значения функции отрицательного аргумента. Если укаэанные числовые значения членов. удовлетворяют равенствам b(„) =0, («„)e е Ь-)Ц (e) {-ь ) (р) (-ь)е ° ° ° у Ьлл, = 0е Ь<>. —,= 0 и l OJ Et f> â€, =0 или если указанные числовые значения частичных сумм удовлетворяют неравенствам Ь . ф Ь (-л),(i-л),(Е-л) (в- ),(>-1),е л,()-о,(e-1) . 1,(j- ),е ь . ь 0,(j q),(å y) 0,(,)-1)е и е(у- ),(е- ) . О-л)е то на выходах схем 34 сравнения формируются нулевые значения сигналов. Если указанные числовые значения частичных сумм удовлетворяют равенствам Ь (г>-"ц -q), (e-q) Ь(в-л),(-л),е b . =Ь л,((-л),(е-л) 0(i-л),e b =Ь 0,(Л л),(Е-л) (>,(j-q) e f(q 1),(е-a) = г(л-q),e 61 62 то на выходах схем 34 сравнения фор-; мируются единичные значения сигна-, лов. С приходом очередного сигнала на синхронные входы синхронных 62 -62 ф RS-триггеров второй цифровой автомат осуцествляет переход из состоя- ния 10 в -состояние 11. Единичное значение управляющего сигнала, образовавшееся на третьем выходе дешифратора 67, поступая на второй управляющий вхрд схемы 13 сравнения и на вторые управляюцие входы схем 34 сравнения генераторов 3 -З переменйых коэффициентов и ге-. нератора Зи+л правой- части с перво». 15 ro выхода блока 22 управления, производит. съем результатов указайного ", сравнения на соответствуюцие входы: элемента 23 И. Если на выходе элемента 23 И образуется нулевое значение сигнала; что свидетельствует о недостигнутой точности результатов, то с приходом очередного сигнала на синхронные вхо-" ды синхронных 62 -62 RS-триггеров второй цйфровой автомат .осуществляет переход из состояния 11 в состояние 00, а затем после перехода первого цифрового автомата в состояние 111 очередной сигнал, пришедший на синхронные входы синхронных 62 -62 RS5 триггеров, обуславливает переходы первого и второго цифровых автоматов из состояний 111 00 в состояния 010 01, соответствующие началу выполнения второго цикла. . 35 I ! Работа устройства при выполнении второго и всех последуюцих циклов аналогично работе устройства при выполнении первого- цикла. 40 Есйи на выходе элемента 23 И после выполнения, например, (k-3)-го цикла. образуется единичное значение сигнала, что свидетельствует о дос-- тигнутой точности результатов, то 4$ это единичное значение сигнала, поступая на управляющие входы элементов И групп 16л -16„ и 16„+л элементов И, на первые управляющие входы регистров 2А -2> начальных условий по производным и по функции, вторые управляющие входы регистров 1„ -1и, производных и функции, на единичйый вход триггера 19 контроля, на управляющий вход регистра 14 предпредыдущего значения функции, первый управляюций вход регистра .15 предыдущего значения функции, на второй управляю. ций вход накопителя 12 значения функции отрицательного аргумента, на первый установочный вход пере- бО счетной 21 схемы, на вход элемента 666 ИЛИ блока 22 управления по его второму входу, а также на управляюцие входы элементов И групп 37л379 ° ° ., 3$ — 37в 37л — 37А и 6S 37 — 37> эяементов И, на первые .управляющие входы регистров 25л -256I,. °, 25 -25, 25„- 25, и 25 -25.у начальных условий по производным и по функции, вторые управляющие входы регистров 24 -24, ..., 24 -24 24 — 24 и 24(- !4„ производных и функции, на единичные входы триггеров 40 контроля, на управляющие входы регистров 35 предпредыдуцего значения функции, первые управляющие входы регистров 36 предыдущего зна.чения функции, на второй управляющий вход накопителей 33 значений функций отрицательного аргумента генераторов 3 -3„ переменных коэффициентов и генератора Зи+л: правой части, соответственно обеспечивает: съем результата работы устройства на первом этапе, т.е. числовых síàчений (22) в точке j+1 (при J=O и 0=I=k"3 ), которые соответственно представляют собой числовые значения функции Y и роизводных функции У<" " в точке j=1 интервала,:и числового значения аргумента xл =x + h в той же точке j=1 интеро вала соответственно с выходов накопителей 11„ -11, значений производных и функции положительного аргу(мента и со второго выхода блока 7 задания интервала аргумента, прием указанных числовых значений функции Y и производных Y У0" " на регистры 2„ †.2,„ начальных . условий по производным и по функции и на регистры 1, -1„ производных и функции соответственно по первым и .вторил информационным входам этих регистров"с выходов элементов И групп 16 -1б.„элементов И; установку триггера 19 контроля в единичное состояние. Единичное состояние триггера обеспечивает передачу содержимого регистра 14 предпредыдущего значения функции на третий информационный вход схемы 13 срав.нения через элементы И группы 20 .элементов И, открытых единичным зна чением сигнала этого триггера. Этим обуславливается сравнение, выполняе- мое схемой 13 сравнения, содержимого регистра 14 предпредыдуцего значения Функции с содержимым накопителя:12 :,значения функции отрицательного аргумента; прием числового. значения Y функции на регистр 14 предпредыдуцего значения функций, а числового значения функции У< на .регистр 15 предыдущего значения функции соответственно с выхода регистра 15 предыду-. щего значения функции и с выхода элементов И группы 16 элементов И;. прием числового значения функции на накопитель.12 значения Функции отрицательного аргумента с выходов элементов И группы 16 элементов И; 63 1023340 64 установку пересчетйой 21 схемы в исходное состояние; установку синхронных 62 -62 и 624 -62 RS-триггеров соответственно % в состояния 001 и 00, а пересчетных 691, 69, 69 схем в исходное состоя ние; прием числовых значений (2б) в точке j+1 при j=O и 3=i=k-3, кото.Рые соответственно представляют числовые значения функций и производных функций (e-1) (И-{),g (И-1),1 b., (h-1)i1 Таким образом, устройство, вьщ-; .результат своей работы на первом (S-1? .. Ь„„, b „, ..., Ь„ (,Р-1? boy bO Ьр1 / и, (1)-1) f1 f1 ° ° ° ° f1 в точке j--1 интервала, соответствен. но на регистры 25{ -25 . ..., 25л -25е, 25л -25ц и 25л -25 ) начальных условий по производным и по функции и на регистры 241 -24д, ..., 24л-24, 241 — 24> и 241-24,у производных и функции с выходов элементов И групп 371 -37g, ..., 371-375, 371 -37 и 37Л вЂ” 371) элементов И в указаиных генераторах; установку триггеров 40 контроля указанных генераторов в единичное ..состояние. Единичные состояния этих триггеров обеспечивают передачу содержимого регистров 35 предпредыдущих значений функции на третьи информационные входы соответствующих схем 34 сравнения через соответствующие элементы И групп 41 элементов И, открытых единичными знаениями сигналов этих триггеров. Этим обуславливается сравнение, выполняемое схемами 34 сравнения содержимого соответствующих регист= ров 35 предпредыдущих значений. функ- ций.с содержимым накопителей 33 зна- чений функции отрицательного аргумента; прием числовых значений Ь(„ ),) ...,. Ь,р, Ь„р и р соответственно на регистры 35 предпредыдущих значений функций с выходов регистров Зб предыдущих значений функций, а числовых значений Ь(„1)1, ..., b,< Ьрл и f„ на регистры 36 предыдущих зла.-.ений функций с выходов элементов И групп 37л элементов H в указанных генераторах; прием числовых значений Ь(и 1) 1, b,q, Ьрли „ на соответствующие накопители 33 зйачения функций отрицательного аргумента с выходов соот.:ветствующих элементов и групп 374 элементов И. Если на каком-либо этапе после ,выполнения k-ro, т.е. последнего из 6((возможных, цикла на выходе элемента ;23 .Н.образуется нулевое значение ;сигнала, что свидетельствует о недостигнутой точности результата и о невозможности ее достичь при данной величине шага b, то устройство авто65 этапе, оказывается подготовленным к работе на втором этапе. Работа устройства на втором и ,всех последующих этапах аналогична :работе устройства на первом этапе за исключением того, что, поскольку триггер 19 контроля находится в единичном состоянии, то в схеме 13 сравнения будут сравниваться вычисляемое числовое значение частичной 10 суммы Y(1)е (поступает на первый информационный вход схемы 13 сравнения с выхода накопителя 12 значения функции отрицательного аргумента); которое представляет числовое )5 значение решения Y, с известным числовым значением решения Y (поступает на третий информационный вход схемы 13 сравнения с выхода регистра 14 предпредыдущего значения функции через элементы И группы 20 элементов И). Если указанные числовые значения находятся в соотношении У(1 „) е фУ „или У(1){, — — Y> л то на выходе схемы 13 сравнения соответственно вырабатывается нулевое или единичное .значение сигналов. В генераторах 31 -3„ переменных коэффициентов и генераторе 3„+л правой части аналогично, поскольку триггеры 40 контроля находятся в единичных состояниях, то в схемах 34 сравнения будут сравниваться вычисляемые числовые значения частичных СУММ Ь(и-1И,)-1) Е - . Ь.{, {1 -Л) Е Ьр({1 1)Е и f(gÄ)((поступают на. первые инфорЗ5 мационные входы схем 34 сравнения с выходов соответствующих накопителей 33 значений функций отрицательного аргумента), которые представляют числовые значения Решений Ь()) л)(1 q) 4О Ь4(,), ..., Ьр{) 1) . „, с вестными числовыми значениями решений b(h л) {f 1) Ьл { g) Ьр(1) и 1„,. „ (поступают на третьи информационные входы схем 34 сравнения 45 с выходов соответствующих РегистРов. 35 предйредыдущих значений функций через элементы И групп 41 элементов И). Если указанные числовые значения находятся в соотношении 50 Ь 1),(1 1},е Ь(и 1),у-1) ° ° ° Ьл,(1)Е л ()-1) о, ()-й(р,6-1) Ч-1) е )-л или Ь(,}< „) Ел =р(„1),(„), ..., Ь,(ъЕ ьл4-1) ь061),е =ьо(j Ô) и f01)е -кФ, то на выходах соответствувщих схем .34 сравнения соответственно выраба- 55 тываются нулевые или единичные зйачения сигналов. 1023340 66 матически переходит к повторной рабо-, те на данном этапе с шагом . При h этом количество последующих точек интервала увеличивается в .два раза. .Указанный переход осуществляется единичным значением сигнала, которое формируется на выходе пересчетной 21 схемы после прихода на ее вход х сигналов, соответствующих выполненным k циклам. Это единичное значение 30 сигнала, поступая на третьи управляющие входы регистров 1„ -1 производ-. vf ных и функции, на вторые управляющиевходы накопителей 11> -11 ) значений производных и функции положительно- 35 го аргумента,.на третий управляющий вход накопителя 12 значений функции отрицательного аргумента, на первый: управляющий вход блока 7 задания аргумента, на второй управляющий 20 вход регистра 8 приращения аргумента, на первый нулевой вход тригге- ра 19 контроля, на третйй вход бло.ка 22 управления, а затем на соответствующий вход элемента 66 ИЛИ а также на третьи управляющие входы регистров 24„ -24, ° ., 24(— 24, 24(-24,() и 24(-24() производных функций,- на вторые управляющие входы накопителей 32(-32о, ..., 32;(-32ь, 30 32„ - 32ц и 32 — 32 значений производных и функции. положительного аргумента, на третьи управляющие входы накопителей 33 значений функ-. ций отрицательного аргумента, на вторые управляющие входы регистров 29 приращения аргумента, на первые нулевые входы триггеров 40 контроля генераторов 3„ -3„ переменных коэффи-. циентов и генератора 3„,.(правой части, соответственно обеспечивает 40 например, при работе на первом этапе, прием числовых значений функции и производны.",; Yy, Я, ..., У " на. регистры 1„ -1 производных и функции 1 и на накопигели 11„-11„значений 45 производных и функции положительного,аргумента соответственно с выходов регистров 2--2„ начальных усло- Вий пО про>Взводным и ПО функции прием числового значения функции У,> на накопитель 12 значения функции отрицательного аргумента с выхода регистра 2 начальных условий по функции; восстановление числового значе ния аргумента х, т.е. получение ре;лультата х =x -h и формирование О 1 h числового значения шага - . ука2 занное восстановление числового значения аргумента производится, 60 ПОСРЕДСтВом поДачи Обратного кода .числового значения шага h на первый вход сумматора 54 с выхода регистра 53 приращения ,аргумента (на втором входе присут- 5 Ствует числовое. значение аргумента .х, поступающее с выхода регистра 55>(значения аргумента в началеийтервала) и приема полученной сум(ы, т.е. числового значения аргумента х@. на регистр 55., значения аргу-. мента в начале интервала с выхрда того же сумматора под воздействием указанного значения сигнала. Формиh рование числового значения шага производится путем сдвига -на один разряд вправо числового значения шага h в регистре 53 приращения аргумента под воздействием указанного значения сигнала; сдвиг содержимого регистра 8 приращения аргумента на один разряд вправо, т.е. получение числового Ь значения шага установку триггера 19 контроля в нулевое состояние; установку синхронных 62 -б2 и 62 -62 RS-триггеров в состояние 001 и 00, а пересчетных 69„, 69 69> схем в исходное состояние; прием числовых значений функций и производных (В-e) (и- )()Ь., Ь (> .>) о (ь- (),о ь(л) ьАО > (,и-И (о ь„, )>О " Ъ,о и Го, Ф - Таким образом, устройство оказываетая в состоянии, соответствующе(» на регистры 24.(-24, ..., 24.(-24>, :24 -24 ц и 24 -24» производных и-функ:ции и .на накопители 32(-32, 32(-32, 32(-32 > и 32 -321) значений .производных и функции положительного .аргумента соответственно с выхо.дов регистров 25< -25(), ..., 25(-25зz 25(-25 и 25 -25() начальных условий по производным и по функциям указан-ных генераторов; прием числовых значений b(„ )() > и-(b,(), bop u fo на накопители 33 значенйй функций отрицательного аргумента соответственно с выходов генераторов 25 начальных условий по функциям указанных генераторов; сдвиг содержимого регисторов 29 приращения аргумента указанных генераторов на один разряд вправо, т.е. h, получение числового значения шага .установку триггеров 40 контроля указанных генераторов в нулевое состояние установку пересчетной 21 схемы (внутри этой схемы) в исходное сос,тояние. 68 67 началу его работы íà Ном х<е этапе, но с меньшим в два раза шагом. После получения результата в последней точке J=r èíòåðâàëà (2), при состояниях 001 и 00 соответственно сиихронных 62„ -62> и 62 -62 RS-.òðèããåðîâ, на нулевой вход асинхронного 63 . RS-триггера блока 22 управления поступает единичное зна:чение сигнала с выхода схемы 56 срав нения блока 7 задания интервала аргумента через второй выход и четвертый вход блока 22 управления. В .результате, асинхронный 637 RS-триггер установится в нулевое состояние и нулевым значением сигнала со своего единичного выхода закроет элемент 64 И, что приводит к останову устройства. Работа устройства при решении не" однородного линейного дифференциального уравнения типа (1О) при тех же условиях аналогична рассмотренной :работе. При этом цикл работы блоИ ,ков 5 -5 вычисления чисЛовых зна чений производных произведения переменных будет состоять из одного подз цикла. Использование новых узлов, блоков и новых связей в устройстве выгодно отличает его от прототипа, так как при сохранении высокого быстродейст10 вия и высокой точности решения устройство позволяет решать Неоднородные линейные и нелинейные дифференциальные уравнения с переменными коэффициентами и этим расширяет класс )5 решаемых дифференциальных уравнейий. За счет этого улучшаются качественные характеристики устройства, что расширяет область его применения, особенно при решении неоднородных линейных и нелинейных дифференциальных уравнений с переменными коэффициентами в реальном времени. 1623340 1023340 ° y ° ° ° ° ° 1023340 1023340 И2. Составитель Б. Хижинский Редактор М. Бандура Техред, А.Ач Корректор A Ильин Заказ 4214/34 Тираж 706 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, )Х-35, Рауыская наб., д. 4/5 Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4
