Вычислительный узел для однородной вычислительной системы

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ . СВИДЕТЕЛЬСТВУ

Союз Советских

Соцналнстнческнх

Рвс ублнк о)982008 (61) Дополнительное к авт. свид-ву— (22) Заявлено 310579 (21) 2773639/18-24 с присоединением заявки Йо (23) Ррморитет—

РЦМ.К.

G 06 F 15/32

Государственный комитет

СССР но делам изобретений н открытий

Опубликовано 151? 82, бюллетень Йо 46

Дата опубликования описания 15.1? 82

f$3) УДК 681. 325 (088. 8) lO.ß. Ледянкин (72) Автор изобретения

Ордена Ленина институт кибериеж ки

АН Украинской ССР 1 (71) Заявитель (54) ВЫЧИСЛИТЕЛЬНЫЙ УЗЕЛ ДЛЯ ОДНОРОДНОЙ

ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ

Изобретение относится к вычислительной технике и может быть использовано при построении однородных вычислительных систем для решения задачи Дирихле многомерных эллиптических и параболических уравнений математической физики с реализацией различных вычислительных шаблонов и сеток. 10

Известен вычислительный узел, содержащий суммирующий блок в виде мно-говходового одноразрядного комбинационного сумматора последовательного типа с элементами для запоминания переносов на один или различное число тактов, регистр сдвига, регистр функции, группы входных и выходных, а также управляющих шин (1).

Недостатком этого узла является большое количество оборудования,.которое расходуется на построение суммирующего блока и триггеров для запоминания значений результата и переноса в каждом комбинационном сумматоре суьхлирующего блока. Для построения такого суммирующего блока, ориентированного на решение трехмерных уравнений Пуассона, требуется не менее шестй трехвходовых .сумматоров и две.надцати элементов памяти (триггеров) для запоминания переносов и результатов, а также ограниченная область применения, обусловленная ориентацией на решение только двумерных уравнений Лапласа и Пуассона.

Наиболее близким к предлагаемому является вычислительный узел, состоящий из входного коммутатора, суммирующего блока в виде счетчика с промежуточным регистром, регистра . сдвига результата и коммутатором значений результата или значений сумькя, зафиксированной в текущем микротакте в младшем разряде счетчика, функции которого выполняет ко лбинационный трехвходовой сумматор (2).

Недостатками такого вычислительного узла являются ограниченные функциональные возможности, поскольку он решает задачи только с единичными коэффициентами при старших производных, низкий коэффициент использования оборудования, так как узел оперирует с полноразрядными числами, в то.время, как приближенные (начальные) значения еще далеки от точных значений узловых функций, с реализацией при этом операции полноразрядного умножения аппаратным способом. Это в свою очередь увели.982008

-чивает время решения и усложняет структуру суммирующего блока и узла в целом. Кроме того, данный вычислительный узел не может решать урав- нения с,переменными коэффициентами.

Цель изобретения — повышение коэф- 5 фициента использования оборудования.

Поставленная цель достигается тем, что в вычислительный узел, содержащий суммирующий блок, блок хранения коэффициентов, блок накопления 10 решения, входной коммутатор, выходной коммутатор, причем вход входного коммутатора является входом задания коэффициентов узла, выход суммирующего блока соединен с входом блока накопления решения, выход которого является выходом результата узла, установочный вход и вход задания направления сдвига суммирующего блока

1 являются соответственно входом задания начальных условий и управляющим входом узла, информационный и адресный входы блока хранения коэффициентов являются соответственно входом задания начальных значений коэффициентов и адресным входом. узла, выход выходного коммутатора является выходом коэффициентов узла, а первый вход соединен с адресным входом узла, введены реверсивный счетчик количества сдвигов, кольцевой регистр задания режимов и элемент И, причем информационный выход блока хранения коэффициентов соединен с вторым входом выходного коммутатора, вход направления счета и информационный вход реверсивного счетчика количества сдвигов соединены соответственно с управляющим входом узла и выходом суммирующего блока, сдвиговый вход которого соединен с первым выходом ревер- 40 сивного счетчика количества сдвигов, второй выход которого соединен с разрешающим входом блока хранения коэффициентов, управляющий вход которого является тактовым входом узла, 45 информационный вход и вход управления сдвигом кольцевого регистра задания режимов соединены соответствен-, но с входом задания кода режима и управляющим входом узла,-а выход сое- gp динен с первым входом элемента И, второй вход которого соединен с выходом входного коммутатора, а выход— с информационным входом суммирующего блока. 55

B результате в данном вычислительном узле исключается тридиционная для таких уравнений математической физики ариФметическая операция умножения, которая заменяется на логичес-6О кую операцию выделения старшего разряда в исходных данных, сложения коэффициентов с остатком от исходных данных в предыдущей итерации с однократным сдвигом полученного резуль- 65

1 тата. Кроме этого, необходимо суммировать приращения, выделяемые в каждой итерации.

На чертеже приведена схема предлагаемого вычислительного узла.

Схема содержит суммирующий блок 1, блок хранения коэффициентов 2, блок накопления решения 3, входной коммутатор 4, выходной коммутатор 5, реверсивный счетчик количества сдвигов б, кольцевой регистр задания режимов-7 и элемент И 8.

Выход суммирующего блока соединен с информационным входом реверсивного счетчика количества сдвигов б и со входом блока накопления решения Э, выход которого является выходом результата узла. Установочный вход суммирующего блока 1 подключен,к входу задания начальных условий. Вход задания направления сдвига суммирующего блока 1 подключен к управляющему входу узла. Вход направления счета реверсивного счетчика количества сдвигов б соединен с управляющигл входом узла, первый выход его соединен со сдвиговым входом суммирующего блока 1, а второй выход— с разрешающим входом блока хранения коэффициентов 2. Вход задания начальных значений коэффициентов подключен к информационному входу блока хранения коэффициентов 2. Адресный вход блока хранения коэффициентов 2 подключен к адресному входу узла и к первому входу выходного коммутатора 5, второй вход которого соединен с информационным выходом блока хранения коэффициентов 2. Выход выходного коммутатора 5 является выходом коэффициентов узла. Управляющий вход блока хранения коэффициентов 2 подключен к тактовому входу узла. Вход выходного коммутатора 4 подключен к входу задания. коэффициентов узла, а выход — ко второму входу элемента

И 8. Информационный вход кольцевого регистра задания режима 7 соединен с входом задания кода режима вычислительного узла, а вход управления сдвигом кольцевого регистра задания режима 7 соединен с управляюцим вхо-. дом узла. Выход кольцевого регистразадания режима 7 соединен с первым входом элемента И 8, выход которого соединен с информационным входом суммирующего блока 1.

При подготовке вычислительного узла к работе в блок хранения коэффициентов 2 через информационный вход (при наличии разрешающего сигнала на управляющем его входе) в ячейки, указанные по адресному входу узла, записывают в цифровой форме значения соответствующих коэффициентов. Каждому коэффициенту соответствует свой адрес. Через установоч. 982008 ный вход суммирующего блока 1 записывают начальные, значения, правуго часть или граничные условия, которые впоследствии являются исходными

- данными для первой итерации. Данный вычислительный узел отрабатывает апгоритм, предложенный автором, который .сводится к вычислению выражения () („.) -1-ИЪ(Х » ) д хФ)еш ;) Р

Мрz< Сх(), >

Суть его заключается в выборе старшего разряда г(х) (равного 1) сеточной функции Z(х) в каждом вычислительном узле ингпгвидуально со своим весом 2"" Ф . Поэтому для рассматриваемого узла в конкретной сеточной области, покрываемой однородной вычислительной системой, и реализации выражения (1) каждый соседний вычислительный узел должен ввести йз блока хранения коэффициентов 2 через выходнсф коммутатор 5 в рассматриваемый узел через входной коммутатор 4 коэфФициент В(х„., х„ >) со своим весом

2-гсМ(Х д) . В суммирующем блоке выполняется операция суммирования коэффициентов S > с остатком (т.е.

2 " =Sp +d ) . С этим весом в сле- . дугияей (5+1)-й итерации из блока хранения коэффициентов 2 рассматриваемого узла через его выходной коммутатор 5 заводят в соседние узлы (т.е. в "северный, "южный", "восточный" и "западный", например, для пятиточечного.вычислительного шаблона) коэффициенты В(x;, х 1). Таким образом, в каждый вычислительный узел, соседний с рассматрглваемым, через входы задания коэффициеггтов узла входного коммутатора 1 передаются коэффициенты, причем каждому соседу передается "свой" коэффициент, соответствующий только ему.

Однако все коэффициенты, переданные из рассматриваемого вычислительного узла .в соседние с ним, передают - ся в (S + 1)-й итерации с одним ве- сом r(x), т.е. все они сдвинуты на количество разрядов, соответствующее номеру позиции старшего разря- да r(x) функции Ф рассматриваемого, узла в 5-той итерации. Это равносильно операции умножения коэффициентов на один разряд с весом 2-"<")

Реверсивный счетчик количества, сдвигов б служит для определения на

S-той итерации и последующего "указания" номера на (S+1)-й итерации номера разряда, начиная с которого необходимо открыть вентили выхода из блока хранения коэффициентов 2.

Это обеспечивает реализацию операции умножения коэффициентов, "исходят|их" из данного узла, на величину 2-" ")(" > в процессе их выдачи из вычислительного узла. В противном случае из-за того, что в «каждом вычислительном узле вес старшего разряда различный, потребовалось бы,. ,вместе с коэффициентами В(х„., г ) передавать в каждггй из соседних узлов и значение позиции старшего разряда (r< > (x,<" )) данного вычислительного узла с тем, чтобы в каждом суммирующем блоке 1 реализовать выго ражение (1).

Управляющий вход узла, подключенный ко входу задания направления сдви- га суммирующего блока 1, обеспечивает сдвиг в сторону старших разрядов

15 кода 2 для выделения старшего разряда r (x) величины Z (x) (т.е.p(+»)+

Д (" ")=2 " ), сдвиг в сторону;лладших разрядов кода КД для получения величины 2 э " =5г +д М. Вход задания начальных условий, подключенный к установочному входу суммирующего блока 1, обеспечивает занесение кода

Z = Ч в начале итерационного процес1 са. Его задействуют в начале решения задачи, а затем отключают ° I

В однородной вычислительной системе, построенной из вычислительных узлов предлагаемого, типа, входы задания коэффициентов узла, подключен30 ные ко входам входного коммутатора 4, постоянными связями соединены через выходы коэффициентов узла с выходами выходного коммутатора 5 трех, пяти, девяти,..... соседних вычислитель35 ных узлов (для трех-, пяти-, девяти-, точечных вычислительных шаблонов).

При решении различных задач математической физики каждый вычислительный узел может быть контурныгл и пред4п контуРным. При этом режимы работы каждого узла разные. Внеконтурные узлы должны быть полностью отключены по входу и выходу от всех соседних узлов. Внутриконтурные узлы должны реализовать все связи заданного вычислительного шаблона (кроме того, что они постоянными связями соединены, эти связи должны быть подключены и информационно). Контурный узел должен быть отключен по входам от всех соседних вычислительных узлов, но по выходу соединен с предконтурным узлом. Предконтурный узел должет быть подключен по входу ко всем соседнигл узлагл, а по выходу—

55 со всеми, кроме контурного. Таким образом, последовательность 1 и 0 в кольцевом. регистре задания режи.ма 7 в течение решения данной задачи постоянная и в каждом — своя.

60 Она определяет информационные связи вычислительных узлов в данной зада.че. Для контурного пятиточечного, например; вычислительного шаблона это может быть код "0000", для

65 .внутриконтурного узла - "1111", а в

982008 предконтурном - "0111", или "1011", или "1101", или "1110". Последовательность 0 и 1 в цикле кольцевого регистра задания режима повторяется при переходе с S-ro разряда íà (S-1)-й и записывается через его информационный вход, подключенный ко входу за,дания кода режима кольцевого регистра задания режима. Управление сдвигом осуществляется через управляющий

1вход узла, подключенный ко входу управления сдвигами кольцевого регистра задания режима 7.Блок накопления решения предназначен для получения суммы Dg всех приращений,(>, выделенных в рассматриваемом вычислитель- 15 ном узле на каждой итерации.

Таким образом, в конце решения задачи в каждом вычислительном узле однородной вычислительной системы в блоке накопления решения 3 накапли- 20 вается численное значение сеточной функции. управление выходным коммутатором . 5 осуществляется следующим образом.

Каждый коэффициент из блока хра- 25 нения коэффициентов 2 вычислительного узла соответствует строго определенному соседнему узлу. Взаимооднозначное соответствие устанавливают адресами выходного коммутатора 5. 30 Когда на выходе yçëà блока хранения коэффициентов 2 на 1-том микротакте появился очередной вертикальный срез 1-х разрядов группы коэффициентов, то,их следует "распределить" н "свои" соседние вычислительные узлы: бит 1-ro разряда (равный 1 или О) "северного" коэффициента, например, соответствует адресу на адресных входах блока хранения коэффициентов 2 и выходного коммутатора 5. На этом адресе он передается на вход задания коэффициентов узла входного коммутатора 4 "северного" вычислительного узла; бит 1-ro разряда "южного" коэффициента соответствует второму адресу на адресных входах блока хранения коэффициентов

2 и выходного коммутатора 5 и на этом адресе он через выход выходного коммутатора 5 передается на вход 50 входного коммутатора 4 "южного" вычислительного узла и т.д. Развертка всех адресов по всей области решения осуществляется синхронно.

Сдвиг коэффициента из блока хранения коэффициентов 2 может начинаться с самого младшего разряда, однако вывод соответствующих значений их произойдет лишь после того (начиная с того разряда), как отсчитается число микротактов, равное номеру позиции приращения (старшего разряда в исходных данных) рассматриваемого вычислительного узла, определенное в текущей итерации. При этом pesep- 65 сивный счетчик количества сдвигон Ь можер работать в режиме вычитания.

Установка всех разрядов реверсивного счетчика количества сдвигов и в 0 определит — начало вывода значений коэффициентов к выходу коэффициентов узла выходного коммутатора 5.

Технико-экономический эффект предлагаемого изобретения по сравнению с известным заключается в повышении коэффициента использования оборудования, поскольку вычислительный узел не перерабатывает вхолостую ненужные на первых приближениях (приближенных итерациях) полноразрядные числа, а оперирует лишь с их приращениями (старшими разрядами). Но старшие разряды при этом выделяются со сноим весом н каждом узле, а не с весо л, одинаковым по всей области одновременно. Это обеспечивает ускорение процесса решения, сокращает общее время решения задачи и повышает эффективность использования оборудования.

Формула изобретения

Вычислительный узел для однородной вычислительной системы, содержащий суылирующий блок, блок хранения коэффициентов, блок накопления решения, входной коммутатор, выходной коммутатор, причем вход входного коммутатора является входом задания коэффициентов узла, выход суммирующего блока соединен с входом блока накопления решения, выход которого является выходом результата узла, установочный вход и вход задания направления сдвига суммирующего блока янляются соответственно входогл задания начальных условий и управляющим входом узла, информационный и адресный входы блока хранения коэффициентов являются соответственно входом задания начальных значений коэффициентов и адресным входом узла, выход выходного коммутатора является выходом коэффициентов узла, а первый вход соединен с адресным входо л узла, о т— л и ч а ю шийся тем, что, с . целью повышения коэффициента исполь-. зования оборудования, н него введены. реверсивный счетчик количества сдвигов, кольцевой регистр задания режимов и элемент И, причем информационный выход блока хранения коэффициентов соединен с вторым входом выходного коммутатора, вход направления счета и информационный вход реверсивного счетчика количества сдвигов соединены соответственно с управляющим входом узла и выходом суммирующего блока, сдвигоный вход которого соединен с первым выходом реверсивного счетчика количества сдвигон, второй выход которого соеди