Устройство для извлечения квадратного корня

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

I (19) (11) 3(51) 06 Р 7 552

ГОСУДАРСТВЕННЬ{Й КОМИТЕТ ССОР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 957209 .(21) 3404873/18-24 (22) 17.03 .82 (46) 07.07.83 ° Бюл. В 25 (72) N.I)-.Плотников, В.И.Потапов и A.ß.Ôëîðåíñîâ (71) Омский политехнический институт (53} 681. 325 (088. 8) (56) l.éýòîðñêîå свидетельство СССР .

9 957209, кл.(; 06 F 7/552, 1980 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ .КВАДРАТНОГО KOPHH по авт. Св, )) 957209 о т л и ч а ю щ е е с я тем, что, с целью повыаения производительности, в него введены регистр старших разрядов промежуточного аргумента, регистр, младших разрядов промежуточносо аргу:,мента, регистр промежуточного резулью тата, регистр табличных значений, причем информационный вход регистра старших разрядов .промежуточного аргумента соединен с выходом регистра старших разрядов аргумента, а выход соединен с адресным входом второго блока памяти, выход блока деления соединен с информационным входом регистра промежуточного результата, выход которого соединен с входом второго коммутатора, информационный вход регистра младших разрядов проме. жуточного аргумента соединен с выходом регистра младших разрядов аргумента, а выход соединен с информаци-, онным входом .блока умножения, выход первого. блока памяти соединен с ин- Е

O формационным входом регистра табличных значений, выход которого соединен с взводом первого коммутатора.

1027720

Изобретение относйтся к выЧиолИ тельной технике.и может быть использовайо для аппаратурной реализации. операции извлечения квадратного кор-, ня в специалиэированных и универсальных, быстродействуяцих цифровых вычисли- 5 тельных машинах..

По .основному авт.св. Р 957209, .известно. устройство, содержащее первый и второй блоки. памяти, .регистр . результата,.первый. и.второй коммутато1{3 ры, блок умножения, блок деления,. блок. сдвига, Регистр .стаРших разрядов аргумента., регистр младших разрядов аргумента, сумматор, причем выход регистра старших разрядов аргумента: 5 соединен cвходом первого блока памя ти и с.первым входом блока сдвига, второй вход которого соединен с выходом, регистра младших. разрядов аргу» мента, выход первого блока памяти соединен с.первым. входом блока деления, второй. вход которого.соединен с выходом .блока сдвига, выход второго:блока памяти соединен с.входом первого коммутатора, выход которого соединен с первым входом. сумматора,„ второй вход. которого.соединен.с.выходом второго коммутатора, вход которого соединен с выходом блока умножения,.вход которого соединен с выходом, сумматора и с входом.реги стр а результата 1 1 ).

Недостатком такого устройства ,является низкая производительность вызванная необходийостью последовательного выполнения двух длинных З5 операЦий (умножения и деления ) °

Цель изобретения - йовышение про" изводительности.

Поставленная цель сдостигается тем,40 что в устройство для извлечения квадратного корня введены регистр старших Разрядов промежуточного аргумента, регистр младших разрядов промежуточногб аргумента, регистр 45 промежуточного результата, регистр табличных значений, причем информационный вход регистра старших разрядов промежуточного аргумента соединен с выходом регистРа старших Раэря« 50 дов аргумента, а выход соедиген с адресным входом второго блока памяти, выход блока деления соединен с информационным входом регистра про межуточного результата, выход которого соединен с входом второго коммутатора, информационный вход регистра младших разрядов промежуточного аргу» мента соединен с выходом регистра младших разрядов аргумента, а выход соединен с информационным входом блока . 601 умножения, выход первого блока памяти соединен с информационным входом регистра табличных значений, выход которого соединен с входом регистра табличных значений, выход $5 которого:соединен.с входом первого коммутатора.

На чертеже представлена структур-. ная.схема устройства.

Устройство содержит. регистр 1 старших разрядрв аргумента, блок

2 сдвига, первый блок 3 памяти, второй блок 4 памяти, первый коммутатор 5,.сумматор б, регистр 7 результата, блок 8 умножения, второй коммутатор.9, регистр 10 младших разрядов. аргумента, блок 11 деления, регистр 12 старших, разрядов промежуточного аргумента, .регистр 13 младших. разрядов .промежуточного àðгумента, регистр 14 .промежуточного результата и регистр 15 табличных значений.. ...Вычисление значений функции У= /Х производится на.основе следующих соотношений:

F =fX /(4Х +2sXJ

ГХ = ч-.ьХ (/4 Х.+.„) м, для .нормализованных значений аргумента Х, лежащих в интервале 1/4 < Х(,C.1, погрешность которого, как показывают расчеты, оценивается выра жением Ri/ дХ/4 причем Х=Х лХ, где о

Хо — число, образованное К- старшими разрядами аргумента, дХ - число, образованное д-К- младшими разрядами аргумента, Ф вЂ” число разрядов для представления аргумента Х.

Устройство работает следующим образом.

В.первом такте работы устройства происходит занесение кода аргумента

Х на регистр 1 старших разрядов аргумента и на регистр 10 младших разрядов аргумента.

Во втором такте работы код старших разрядов аргумента Х поступает на адресные входы первого блока 3 памяти, на выходе которого формируется значение /Х, Одновременно с этим о . блок 2 сдвига, на входы; которого поступает код Х с выхода регистра

1 старших разрядов аргумента и код

cLX с выхода регистра 10 младших разрядов аргумента, формирует на выходе код 4Х „+ АХ.

В третьем такте работы блок 11 деления, на вход делимого которого поступает код ГХО, а на вход -делителя - код 4Х + 2ьХ, формирует код промежуточн8го результата 5< † /

/(4Х, 2 Х .

В четвертом такте работы происходит занесение кода Хо на регистр 12 старших разрядов промежуточного аргумента с выхода регистра 1 старших разрядов аргумента, запись кода Õ на регистр 15 табличных значений с выхода первого блока 3 памяти, за1027720

Составитель Л. Медведева .

Редактор H,Гришанова Техред T,Ôàíòà Корректор Л.Бокшан

Заказ 4741/53 Тираж- 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП Патент, г.ужгород, ул.Проектная,4 г несение кода промежуточного результя та Г на регистр 14 промежуточного результата с выхода блока 11 деления, запись кода ьХ на регистр 12 младших разрядов промежуточного аргумен*а е выхода регистра 10 младших разрядов аргумента. Одновременно с этим происходит занесение нового кода аргумента Х на регистры 1 и 10 соответственно.

В пятом такте работы устройства код Х поотупает с выхода регистра

12 старших разрядов промежуточного аргумента на адресные входы второго блока 4 памяти, на выходе которого формируется значение 1/4 "К . Это . 15 значение через первый коммутатор

5 ноступает на сумматор б, где суммируется со значением F„, поступа«щим через второй коммутатор 9 с выхода регистра 14 промежуточного результата. Одновременно с этим устройство подготовлено для функционирования во втором такте его работы.

В шестом такте на вход блока 8 умножения поступает значение 1/4 ф? + F c выхода сумматора 6," а на

Йдчгай вход - код дХ с выхода регист ра 13 младших разрядов промежуточного аргумента. На его выходе формирует я значение произведения

ДХ(174) Хр + F ), одновременно с этим устройство подготовлено для функ- ционированйя в третьем такте.

В седьмом такте УХО, поступающее с выхода регистра 15 табличных значений через первый коммутатор 5, и значение аХ(1/4 МХ + F„), поступающее с выхода блока 8 умйожения через второй. коммутатор 9, складываются в сумматоре б, образуя значение результата, F = Х„+д)((3/4 Х + г.. ) °

В восьмом такте происходит запись результата 1= на регистр 7 результата.

Одновременно с этим устройство подготовлено для функционирования в пер» вом и чет вертом т ак т ах.

Таким образом, производительность предлагаемого устройства повышается

s 1,5 раза.