Микропрограммное устройство управления с контролем

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

G 06 F 9/22; G 06 F 11/00 » У» « »»»а»

" Г

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

",52

» « :

И ABTOPCHOMV СВИДЕТЕЛЬСТВУ

»..Р

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3405153/18-24 (22) 02.03.82 (46) 30,08.83. Бюл. N 32 (72) Н.П.Благодарный, В ° С.Харченко, Г.Н.Тимонькин, С.Н.Ткаченко, A .Ï.Ïëàõтеев и А .В.Захаренко (53) 681.3(088.9) (56) 1, Авторское свидетельство СССР

N 467350, кл. G 06 F-9/14, 1975.

2. Авторское свидетельство СССР по заявке У 2972602/24, кл. G 06 F 9/22

1980, (54) (57) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ С КОНТРОЛЕМ, содержащее блок формирования адреса, регистр адреса, блок памяти микрокоманд, регистр микрокоманд,. первую, вторую и третью группы элементов И, генератор тактовых импульсов, первый, второй и третий элементы И, буферный регистр, причем группа входов кодов операции устройства и группа выходов блока формирования адреса соединены соответственно с первой и второй группами информационных входов регистра адреса, выходы .которого соединены с адресными в ходами блока памяти микрокоманд, выход первого элемента И соединен с управляющим входом блока памяти микрокоманд, выходы которого соединены с входами регистра микрокоманд, выходы элементов И первой группы являются группой выходов устройства, выходы поля кодов проверяемого логического условия, первого и в торого поля модификации адреса, поля первой и вто" рой метки регистра микрокоманд соединены соответственно с первыми вхо„„SU„„1038944 А дами элементов И второй и третьей групп, с первым и вторым управляю" щими входами блока формирования адреса, выход поля первой метки регистра микрокоманд соединен с первым входом второго элемента И, выход которого соединен с входом синхронизации буферного регистра, выход генератора тактовых импульсов соединен ,с первым входом первого элемента И, выходы элементов И второй группы соединены с единичными входами бу" ферного регистра и с первой группой входов блока формирования адреса, выходы элементов И третьей группы соединены с второй группой входов блока формирования адреса, группа входов логических условий соединена с третьей группой входов блока формирования адреса и с нулевыми входами буферного регистра, выход тре-. тьего элемента И соединен с вторым входом первого элемента И, о т л и ч а ю щ е е с я тем, что, с целью упрощения, в него введены элементы ИЛИ, первый, второй, третий и четвертый элементы задержки, четвертый элемент И, счетчик,дешифратор, коммутатор, регистр кода проверяемого участка микрокоманды и схема сравнения, причем выходы буферного регистра соединень с входами элемента ИЛИ, выход которого соединен с вторыми входами элементов

И, первым входом третьего элемента

И и через первый элемент, задержки с вторым входом третьего элемента И, выход первого элемента И через второй элемент задержки соединен со счетным входом счетчика, первым.вхо10389 дом четвертого элемента И, через третий элемент задержки с в ходом синхронизации регистра кода проверяемого участка, выходы поля первой и второй метки регистра микрокоманд соединены соответственно с вторым и-;третьим входами четвертого элемента И, выход которого соединен с управляющим входом схемы сравнения, выходы второго поля кода модификации адреса регистра микрокоманды и выходы регистра кода проверяемого участка микрокоманды соединены со" .ответственно с первым и вторым инфор. мационными входами схемы сравнения, выход которой является управляющим выходом устройства, выходы счетчиЦЦ ка соединены с входами дешифратора, выходы которого соединены с уп" равляющими входами коммутатора, инфор мационные входы которого соединены с выходами поля микраопераций, поля кода проверяемых логических условий и первого поля кода модификации адреса регистра микрокоманд, выходы коммутатора соединены со счетными входами регистра кода проверяемых участков микрокоманды, выход элемента И первой группы соответствующей микрооперации "Конец микропрограммы" через четвертый элемент задержки соединен с нулевыми входами регистра кода проверяемых участков микрокоманды, счетчика и регистра микрокоманд;

Изобретение относится к вычислительной, технике и может быть исполь-. зовано при проектировании устройств управления ЭВМ..

Известно микропрограммное уст" ройство управления, содержащее блок памяти микрокоманд, регистр микрокоманд, регистр адреса микрокоманд, узел формирования адреса, схему выброса и элемент задержки $1)., 10

Недостатками этого устройства являются низкие экономичность, быстро- . действие и достоверность функционирования, Низкая экономичность устрой" ства обусловлена большой избыточно- 15 стью блока памяти микрокоманд. Низкое быстродействие устройства обусловлено тем, что до окончания про" верки выполнения ждущего логического условия микропрограммное уст- 20 ройство управления простаивает и очередная микрокоманда с блока памяти микрокоманд не считывается. Низкая достоверность функционирования устройства обусловлена отсутствием кон.- 25 троля правильности с читывания микрокоманд, Наиболее близким к предлагаемому по технической сущности и достигаемому результату является програм- 1О мное устройство управления, содержащее узел формирования адреса, ре1 гистр адреса, блок памяти микрокоманд, регистр микрокоманд, первую, вторую и третью группы элементов И, генератор тактовых импульсов, первый, второй и третий элементы И, буферный регистр, причем первая группа входов устройства соединена с первой группой входов регистра адреса, вторая группа входов которого соединена с выходами узла формирования адреса, а выходы - с адресными входами блока памяти микрокоманд, управляющий вход которого соединен с выходом первого элемента И

1 а выходы - с информационными входами ,регистра микрокоманд, выходы поля мик роопераций которого соединены с информационными входами первой группы элементов И,выходы поля кода проверяемого логического условия соединены с информационными входами второй . группы элементов И, выходы первого и второго поля кода модификации адреса соединены с информационными входами третьей группы элементов И, выход .поля первой метки соединен с первым входом второго элемента И и первым входом узла формирования адреса, выход. поля второй метки соединен с вторым входом узла фрмирования адреса, первая группа входов которого соединена с второй группой вхо038944 4

3 E дов устройства и R-входами буферного регистра, вторая группа входовс выходами третьей группы элементов И, а третья группа входов - с выходами второй группы элементов И и S-входами буферного регистра, вход синхронизации которого соединен с выходом второго элемента И, выходы первой группы элементов И соединены с группой выходов устройства, выход генератора тактовых импульсов соединан с первым входом первого элемента И, второй вход которого соединен с выходом третьего элемента И (2 ).

Недостатками известного устройства являются низкая надежность и аппаратурная избыточность. Аппаратурная избыточность обусловлена тем, что для придания устройству возможности реализации микропрограмм, содержащих микрокоманды со ждущими ло" гическими условиями, функциональная схема устройства содержит два элемента памяти. Кроме того, для определения момента выполнения ждущих логических условий используется схема формирования сигнала конца ожидания, имеющав сложную внутреннюю струк туру.

Низкая надежность устройства обусловлена отсутствием контроля правильности считывания микрокоманд микропрограммным устройством управления и правильности перехода к данной микрокоманде от предыдущей.

Укаэанные недостатки ограничивают область применения устройства-прото" типа и его функциональные возможности, Цель изобретения - повышение надежности микропрограммного устройства управления с контролем и его упрощение, Поставленная цель достигается тем, что в микропрограммное устройство управления с контролем, содержащее блок формирования адреса, регистр адреса, блок памяти микрокоманд, регистр микрокоманд, первую, вторую и третью группы элементов И, генератор тактовых импульсов, первый, второй и третий элементы И, буферный регистр, причем группа входов кодов операции устройства и группа выходов блока формирования адреса соединены соответственно с первой и второй группами информационных входов регистра адреса, выходы которого соединены с адресными входа- ми блока памяти микрокоманд, выход

nepeoro элемента И соединен с уп" равляющим входом блока памяти микрокоманд, выходы которого соединены с входами регистра микрокоманд, выходы элементов И первой группы являются группой выходов устройства, выходы поля кодов проверяемого логического условия, первого и второго поля модификации адреса, поля первой и второй метки регистра микрокоманд .соединены соответственно с первыми входами элементов И второй .

,и peTrek групп, с первым и вторым управляющими входами блока форми-; рования адреса, выход поля первой метки регистра микрокоманд соединен с первым входом второго элемента И, выход которого соединен с вхоа дом синхронизации буферного регистра, выход генератора тактовых импульсов соединен с первым входом первого элемента И, выходы элементов И второй группы соединены с единичными входами буферного регистра и с первой группой входов блока фор мирования адреса, выходы элементов

И третьей группы соединены с второй группой входов блока формирования адреса, группа входов логических условий соединена с третьей группой входов блока формирования адреса и с нулевыми входами буферного регистра, выход третьего элемента

И соединен с вторым входом первого элемента И, введены элемент ИЛИ, первый, второй, третий и четвертый элементы задержки, четвертый элемент И, счетчик, дещифратор, коммутатор, регистр кода проверяемого участка микрокоманды и схема у сравнения, причем выходы буферного . регистра соединены с входами элемента ИЛИ, выход которого соединен с вторыми входами элементов И первой, второй и третьей групп, с вторым входом второго элемента И, с первым входом третьего элемента И и через первый элемент задержки с вторым входом третьего элемента И, выход первого элемента И через второй элемент задержки соединен со счетным входом счетчика, первым входом четвертого элемента И и через третий

55 элемент задержки с входом синхронизации регистра кода проверяемого уча" стка, выходы поля первой и второй метки регистра микрокоманд соединены

1038944, соответственно с вторым и третьим входами четвертого элемента И, выход которого соединен с управляющим входом схемы сравнения, выходы второго поля кода модификации адреса регистра микрокоманд и выходы регистра кода проверяемого участка микрокоманды соединены соответственно с первым и вторым информационными входами схемы сравнения, выход которой явля- 10 ется управляющим выходом устройства, выходы счетчика соединены с входами дешифратора, выходы которого соединены с управляющими входами коммутатора, информационные входы которого f5 соединены с выходами поля микроопераций, поля кода проверяемых логических условий и первого поля кода мо" . дификации адреса регистра микрокоманд, выходы коммутатора соединены 20 со счетными входами регистра кода проверяемых участков микрокоманды, выход элемента И первой группы соответствующей микрооперации "Конец микропрограммы" через четвертый элемент задержки соединен с.нулевыми входами регистра кода проверяемых участков микрокоманды, счетчика и регистра микрокоманд, Сущность изобретения состоит в, 30 уменьшении аппаратурной избыточности микропрограммного устройства управления путем упрощения его структуры при сохранении реализуемых им функций, а также в повышении надежности его функционирования путем проверки

35 правильности выполнения устройством функций переходов и выходов в процессе работы.

Благодаря использованию того, 40 что второе поле кода модификации адреса занято полезной информацией только в точках ветвления микропрограммы и свободно при выполнении остальных микрокоманд, т.е. на линейных участках микропрограммы, в пред45 ,лагаемом устройстве осуществляется контроль правильности выполнения функций переходов и выходов. При этом контролируемый участок i-й микрокоманды S; -запоминается в регистре кода проверяемого участка микрокоманды на один такт. Во втором поле модификации адреса (1+1) -й микрокоманды записан код S, который равен коду S;, При считывании (i+1) -й

55 микрокоманды в схеме сравнения производится сравнение кодов S u S

Если мйкропрограммное устройство уп-, равления функционирует правильно, то S S;. Если микропрограммное

1 устройство управления искажает функ- цию переходов или функцию выходов, то схемой сравнения эти факты будут обнаружены.

Введение элемента ИЛИ и обусловленных им связей позволяет формировать сигнал при нахождении в буферном регистре ненулевой информации.

Введение первого элемента задержки и обусловленных им связей позволяет осуществить задержку сигнала с выхода элемента ИЛИ на время, необ" ходимое для подачи на управляющий вход блока памяти микрокоманд устройства одного тактового импульса.

Соединение выхода элемента ИЛИ с управляющими входами элементов И первой, второй и третьей групп и вторым входом второго элемента И позволяет управлять передачей информации с выходов регистра микрокоманд на остальные элементы устройства. Сое динение выхода элемента ИЛИ с входом первого элемента задержки и входом третьего элемента И позволяет управлять выдачей тактовых импульсов через первый элемент И и íà управляющий вход блока памяти микрокоманд, Введение второго элемента задержки позволяет задерживать тактовый импульс на время считывания микрокоманды из блока памяти и записи ее в регистр микрокоманд. Введение третьего элемента задержки позволяет формировать сигнал на выходе после исчезновения сигнала на выходе второго элемента задержки. Введение счетчика позволяет формировать код номера проверяемого участка считанной микрокоманды. Введение дешифратора и обусловленных им связей позволяет формировать по содержимому счетчика двоичный позиционный код номера проверяемого участка считанной микрокоманды и выдачи

его на управляющие входы коммутатора.

Введение коммутатора и обусловленных им связей позволяет в соответствии с кодом на управляющих входах передавать информацию с проверяемого участка считанной микрокоманды на входы регистра кода проверяемого участка микрокоманды. Введение регистра кода проверяемого участка микрокоманды позволяет хранить код проверяемого участка микрокоманды. Вве30

7 10389 дение схемы сравнения позволяет осуществлять с равнение кодов, поступающих на первую и вторую группу ее входов, и выдавать при их несравнении выходной сигнал на первый выход устройства. Введение четвертого элемента задержки и обусловленных им связей позволяет формировать сигнал обнуления регистра микрокоманд, счетчика и регистра кода проверяемого 10 участка микрокоманды после выполнения микропрограммы.

На фиг. 1 представлена функциональная схема микропрограммного устройства управления с контролем; на фиг.2 15 функциональная схема блока формирования адреса; на фиг, 3 - пример микррпрограммы, реализуемой устройством; на фиг. 4 - примеры заполнения полезной информацией микрокоманды 20 (а) и органиэации контроля правильности выполнения микропрограммным устройством управления функций переходов и выходов (б).

Устройство содержит (фиг. 1) блок 25

1 формирования адреса, регистр 2 адреса, блок 3 памяти микрокоманд, регистр 4 микрокоманд .с полем 5 микроопераций, полем 6 логических условий, первым полем 7.1 кода модификации адреса, вторым полем 7.2 кода модификации адреса, полем 8.1 первой метки, полем 8.2 второй метки, первую группу 9 элементов И, вторую группу 10 элементов И, третью группу 11 элементов И, второй элемент И 1.2, буферный регистр 13, элемент ИЛИ 14, четвертый элемент

15 задержки, гежератор 16 тактовых импульсов, первый элемент И 17, первый- элемент 18 задержки, третиЪ элемент И 19, группу 20 выходов микроопераций, первую группу 2 1 входов, вторую группу 22входов, четвертый элемент И 23, третий элемент

24 задержки, счетчик 25, дешифратор

26, коммутатор 27, регистр 28 кода проверяемого участка микрокоманды, схему 29 сравнения, первый выход 30 .устройства, а также второй элемент 31 задержки.

На фиг. 2 обозначены входы первой группы 32 входов, первый 33 и второй 34 входы блока, 1 формирования адреса, дешифратор 35, дешифратор 36, группа 37 элементов ИЛИ, группа 38 выходов блока формирования адреса, элемент ИЛИ 39, входы второй группы 40 входов, первая группа 41 эле44 8

Ментов И, входы третьей группы 42 входов и вторая группа 4Д ..элементов И.

На фиг. 3 обозначены содержимое поля 8.2 второй метки, поля 8.1 первой метки, второго поля 7.2 кода модификации адреса, первого поля 7.1 кода модификации адреса поля,6 логическихх условий и поля 5 микроопераций считываемой микрокоманды со ответственно, где А - код адреса (i+1)-й микрокоманды, А; - базовый адрес очередной микрокоманды, выполняемой после 1 и микрокоманды вет-! вления при проверке ждущего. логичеся кого условия, A, - базовый адрес очередной микрскоманды, выполняемой после i-й микрокоманды . ветвления при проверке неждущего логичес" кого условия, L -L - коды микроопе1 22 раций, формируемые при считывании микрокоманд, х, х - проверяемые

1 логические (ждущие и неждущие) условия.

1-1

На фиг. 4 S ° обозначает контрольный код, записанный во втором поле

7,2 кода модификации адреса и используемый для проверки функций пере" ходов и функции выходов при считывании после (i 1)-й микрокоманды i é микрокоманды S; - проверяемый уча" сток I;é микрокоманды при считывании (i+1) — é микрокоманды.

Блок 1 формирования адреса предназначен для формирования адреса очередной микрокоманды в соответствии с содержимым поля 6 логического условия, полей 7 ° 1 и 7.2 кода модифи" куции, регистра 4, сигналами логических условий, постувающими с группы 22 входов устройства и сигналами меток с гервого 8.1 и второго

8.2 полей меток регистра 4.

Регистр 2 адреса служит для хранения адреса микрокоманды, сформированного блоком 1 формирования адреса и выданного на адресные входы блока 3 памяти. Блок 3 памяти микрокоманд предназначен для хранения и выдачи микрокоманд в регистр

4 микрокоманд в соответствии с адресом, поступающим на его адресные аходы с регистра 2 при наличии тактового импульса на управляющем входе.

Регистр 4 микрокоманд используется для хранения микрокоманды, считанной из блока 3 памяти. При этом в поле 5 микроопераций хранится

1038944,9 код микрооперации, в поле 6 логических условий хранится код логических условий (в микрокомандах ветвления) или часть адреса очередной микрокоманды, которая формируется 5 после выполнения текущей, в первом поле 7.1 кода модификации адреса хранится частькода адреса, которая совместно с частью кода адреса, хранящегося в поле 6, составляет 1О адрес очередной микрокоманды.

Если микрокоманда не является микрокомандой ветвления, то адрес следующей микрокоманды определяется непосредственно содержимым полем 15

6 и 7.1 регистра микрокоманды 4. Ес" ли микрокоманда является микрокомандой проверки ждущего логического условия, то в поле 8.1 первой метки записана единица (в остальных 20 случаях ее содержимое нулевое), в поле 6 - код проверяемого логического условия, в полях 7.1 и 7,2 код базового адреса очередной микрокоманды. Если микрокоманда явля- 25 ется микрокомандой ветвления (например, микрокоманда 12 на фиг.3), то в поле 6 записан код проверяемого неждущего логического условия (x ), в полях 7.1 и 7.2 - код базового адреса очередной микрокоманды, а в поле 8.2 - единичный сигнал (в микрокомандах, не являющихся микрокомандами ветвления, в этом поле записан нуль). В поле 7,2 микрокоманд, не являющихся микрокоманда- ми ветвления и проверки ждущих логических условий, записан код S; (фиг. 4б).

Первая группа 9 элементов И пред- назначена для выдачи кода микро операций на группу 20 выходов устройства только в том случае, если на выходе элемента ИЛИ 14 нет сигнала. Вторая группа 10 элемен45 тов И служит для выдачи кода логических условий на блок 1 формирования адреса и кода ждущего логического условия на S-входы буферного регистра 13 только в том случае, если на выходе элемента ИЛИ 14 нет сигнала.,Третья группа 11 элементов И предназначена для выдачи кода модификации адреса с йолей 7.1! и

7.2 регистра,4микрокоманды на блок -55

1 формирования адреса только в том случае, если на выходе элемента

ИЛИ 14 нет сигнала.

Элемент И 12 используется для выдачи сигнала о наличии ждущего элемента условия в данной микрокоманде на вход синхронизации буферного регистра 13 только в том слу- чае, если на выходе элемента ИЛИ 14 нет сигнала. Буферный регистр 13 предназначен для хранения кода ждущих логических условий, а также информации, об их выполнении (путем стирания в соответствующих разрядах регистра 1.3, т.е. записи в них

0 ). Элемент ИЛИ 14 служит для выдачи сигнала в тех случаях когда хотя бы в одном из разрядов буферного регистра 13 записана единица. ,Элемент 18 задержки предназначен для задержки сигнала с выхода элемента ИЛИ 14 на время, необходимое для подачи на управляющий вход блока

3 памяти одного и только одного тактового импульса. Элемент И 19 используется для выдачи сигнала, разрешающего прохождение тактовых импульсов, только в тех случаях, когда хотя бы на одном из его входов нет сигнала. Элемент И 17 предназначен для раЭрешения прохождения тактовых импульсов с выхода генератора 16 только в том случае, если на выходе эле мента И 19 нет сигнала.

Первая группа 21 входов устройства служит для подачи в устройство кода операции. Группа 20 выходов устройства предназначена для выдачи кодов микроопераций на управляемые объекты.

Вторая группа 22 входов устройства предназначена для подачи в устройство сигналов проверяемых логических условий.

Генератор 16 тактовых импульсов предназначен для подачи в устройство тактовых импульсов. Элемент-И 23 используется длв формирования сигнала на управляющий вход схемы 2Ч. соавнения. Схема 29 сравнения предназначена для сравнения кодов 6;» „ и S.

1 (фиг. 4б) при выполнении i é микрокоманды и при наличии сигнала на управляющем входе и выдачи сигнала на выход 30 при их несравнении.

Счетчик 25 предназначен для формирования кода номера проверяемого участка 6. и выдачи его на дешифратор 26, который при этом формирует двоичный позиционный код номера проверяемого участка S ° микрокоман-! ды и выдает его на соответствующий управляющий вход коммутатора 27. вход блаха 3 памяти, разрешая темсамым считывание микрокоманды в соответствии с адресом, хранящиМся в регистре 2 адреса. Считанная микрокоманда записывается в регистр 4 микрокоманд. Поскольку на выходе элемента ИЛИ 14 нет сигнала, код микрооперации из поля 5 микроопераций регистра 4 микрокоманд поступает через группу 9 .элементов И на группу выходов 20 устройства.

Коды, записанные в полях логических условий и кода модификации, через вторую и третью группы 10 и- 11 элементов И поступают на третью и вторую группы входов блока l формирования адреса соответственно. Этот блок формирует адрес следующей микрокомандй и выдает его на регистр

2 адреса.

Если первая микрокоманда не является микрокомандой с проверкой ждущего логического условия или мик" рокомандой ветвления, то в полях

8.1 и 8.2 меток регистра 4 микрокоманд будет записан нуль. При этом сигнал на вход синхронизации буферного регистра 13 с поля 8.1 регист- ра 4 не поступает и...состояние последнего не изменится. В этом случае по приходу очередного тактового импульса на управляющий вход блока

3 памяти микрокоманд из него, в со" ответствии с адресом, записанным в регистр 2 адреса, будет считана следующая микрокоманда, которая по" ступит в регистр 4 микрокоманд.

Этот процесс будет продолжаться аналогично описанному выше до тех пор, пока из блока 3 памяти микрокоманд не будет считана микроко" манда с проверкой выполнения ждущих логических условий или микрокоманда ветвления.

Если в считанной микрокоманде проверяются ждущие логические условия, то в поле 8.1 метки регистра 4 микрокоманды будет записана единица. На вход синхронизации буферного регистра 13 через эле мент И 12 поступает сигнал, раэрешающий запись в буферный регистр 13 кода ждущего логического условия, хранящегося в поле 6 логических условий регистра 4 микрокоманд. На выходе элемента ИЛИ 14 появится сигнал, запрещающий дальнейшее прохождение сигналов через первую, вторую и третью группы 9-11 элементов И и элемент

11 1038944 ° 1 2

После формирования кода последнего проверяемого участка (фиг. 4б) очередным тактовым импульсом счетчик-.

25 устанавливается в состояние, соответствующее коду первого проверя" . 5 емого участка (фиг. 4б). В нулевое состояние счетчик. 25 устанавливается сигналом, поступающим на его установочный вход после выполнения микропрограммы.

Коммутатор 27 предназначен для выдачи на регистр 28 кода проверяемого участка микрокоманды, в сооТ ветствии с кодом управляющих сигналов, поступающих íà его управляющие 15 входы. Регистр 28 собран на синхронных Т-триггерах и предназначен для суммирования по модулю два информации из проверяемого участка микрокоманды и информации,. содержащей- 20 ся в нем, и выдачи ее на вторую группу входов схемы 29 сравнения для сравнения с кодом S записанным

1 в поле 7.2 (i+1)-й микрокоманды.

Элемент 31 задержки служит для 25 задержки тактового импульса с выхода элемента И 17 на время считыва" ния информации с блока 3 памяти и выдачи его на управляющий вход элемента И 23, на элемент 24 задержки 50 и на счетный вход счетчика 25. Элемент 24 задержки предназначен для задержки тактового импульса на время сравнения кодов S и S . на схеме 29

1 1 сравнения. Элемент 15 задержки исполь З зуется для формирования сигнала на нулевые входы регистров 4 и 28 и счетчика 25 после выполнения микропрограммы.

Микропрограммное устройство уп- 40 равления с контролем функционирует следующим образом, В исходном состоянии в регистр 2 адреса и буферный регистр 13 записана нулевая информация. Работа микропрограммного устройства управления начинается по приходу кода операции на входы первой группы 21 входов. В соответствии с этим кодом с выходов регистоа 2 адреса адрес первой микрокоманды поступает на адресные входы блока 3 памяти

1 микрокоманд. Так как в буферном регистре 13 записана исходная (нулевая) информация, то на выходе элемента ИЛИ 14 и на выходе элемента

И 19 нет сигнала. При этом тактовый импульс с .генератора 1б через элемент И 17 поступает на управляющий

10389

13

Ю-12, Через время определяемое задержкой сигнала элементом 18 задержки, прекратится выдача на элемвнт И 17 сигнала, разрешающего прохождение тактовых импульсов с выхода генератора 16, и на управляющий вход блока 3 памяти поступит только один тактовый импульс, непосредственно следующий за тем, по которому из блока 3 памяти микрокоманд была счита- 10 на микрокоманда, содержащая код проверяемого ждущего логического условия.

По последнему тактовому импульсу из блока 3 памяти микрокоманд считывается следующая микрокоманда и записе 15 вается в регистр 4 микрокоманд, Поскольку на выходе элемента ИЛИ 14 есть сигнал„ прохождения информации через первую, вторую и третью группы 9-11 элементов И и элемент И 12 не происходит. Таким образом, следующая микрокоманда окажется записанной в регистр 4 микрокомвнд, но небудет исполняться до тех пор, пока не выполнитсМ"ждущее логическое условие.

При этом сигналы логических условий с управляемых объектов поступают с группы 22 входов устройства на нулевые входы буферного регистра

По окончанию проверки кода ждущего логического условия при еговыполнении буферный регистр 13 оказывается в исходном (нулевом) состоянии, вследствие чего прекращается выдача элементом ИЛИ 14 сигнала, 35 запрещающего прохождение информации через первую, вторую и третью группы 9-11 элементов И и элемент И 12, на выходе элемента И 19 появляется сигнал, разрешающий прохождение тактовых импульсов через элемент И 17. и следующая микрокоманда BblfloflHR ется в соответствии с описанным алгоритмом, 4 45

Далее микропрограммное устрой-ство управления функционирует аналогично, При считывании микрокоманды ветвления в поле 8.2 регистра 4 микрокоманд записывается. единица. При этом код проверяемого логического условия с поля 6 логического условия через группу 10 элементов И поступает на третью группу входов блока формирования адреса. Код базового ад-55 реса очередной микрокоманды с полей

7. 1 и 7 .2 через группу 11 элементов

И поступает .на вторую группу вхо44

14 дов блока 1 формирования адреса, на первую группу входов которого поступают сигналы логических условий с входом группы 22 входов устройства. Сигнал с поля 8.2 регистра

4 также поступает на второй вход блока 1 формирования адреса. По коду проверяемого логического условия, сигналам логическйх условий и управляющему си,гналу на втором входе блока 1 формирования адреса в последнем осуществляются модификация базового адреса очередной микрокоманды (например, А, фиг. 3) и выдача модифиt

42 цированного адреса очередной микрокоманды на регистр 2 адреса, Рассмотрим функционирование блока

1 Формирования адреса (фиг. 2).Из анализа алгоритма раббты микропрограммного устройства управления следует, что он должен функционировать в трех режимах: формирование адреса очередной микрокоманды при выполнении микрокоманды, не содержащей кода провреяемых логических условий, формирование адреса очередной микр<команды при выполнении микрокоманды, содержащей код ждущего логичес— кого условия, и формирование адреса очередной.микрокоманды при выполне— нии микрокоманды ветвления.

При работе блока 1 формирования адреса в первом режиме на первый

33 и второй 34 входы блока 1 сигналы не поступают. При этом часть кода адреса очередной микрокоманды (содержимое поля 7.1 микрокоманды) с входа 40 через группу 41 элементов И и соответствующие элементы ИЛИ группы 37 поступает на выходы старших разрядов адреса очередной микрокоманды группы 38 выходов, Часть кода адреса (младшие разряды) с третьей группы 42 входов блока 1 через группу 43 элементов И и соответствующие элементы ИЛИ группы 37 поступает на выходы младших разрядов кода адреса очередной микрокоманды группы 38 выходов, При работе блока 1 формирования адреса во втором режиме на вход 33 блока 1 поступает единичный сигнал.

При этом группы 41 и 43 элементов И закрываются. Базовый адрес очередной микрокоманды (содержимое полей 7,! и 7,2 текущей микрокоманды) и код проверяемого ждущего логического условия (содержимое поля.6 гекущей микрокоманды) соответственно через в 1о038944

10 В таблице приведены входные и выходные наборы блока 1 формирования адреса в третьем H втором режимах работы.

8.2 8.1 7 2

7 ° !

38 (34 33 40

32

000000 01

000001 10

000010 01

000010 О1

000011 1О

000110;

001010

10

001101

010011

010111

10 О

11 000100 01 010111

П р и м е ч а н и е : В столбце 8.2 (34) записано значение сиг" нала, поступающего с поля 8.2 регистра 4 микрокоманды на вход 34 блока формирования. адреса. Соответствующим является содержание столбцов 8.1 (y3), 7.2 (40) 7.1 (40), 6 (42) и 22 (32). В столбце

38 записаны коды адреса на выходе блока 1.

ЛЭ

Из таблицы следует, что преобразования могут быть выполнены кодовым преобразователем, состоящим из последовательно соединенных дешифратора и шифратора.

Повышение надежности функционирования предлагаемого микропрограммного устройства управления по сравнению с известными заключается в следующем.

При считывании первой микрокоманды микропрограммы (фиг. 3, 4а,4б) в соответствии с содержимым счетчи- . ка 25 дешифратор 26 формирует управляющий сигнал на первом выходе. При этом информация с проверяемого участка первой микрокоманды (фиг. 4б) через коммутатор 27 поступает на регистр 28, При считывании второй микрокоман- Ы ды содержимое ее поля 7.2 5 (фиг.4б) поступает на втррую группу .входов схемы 29 сравнения, Сигнал с выхода

15 рую 40 и третью 42 группы входов поступают на первую группу входов де шифратора 35. По содержимому кода на первой группе 32 выходов и при наличии сигнала на входе 33 в дешифраторе 35 формируется код адреса очередной микрокоманды. Этот код поступает на шифратор 36, который формирует. код адреса очередной микрокоман ды и выдает его через группу 37 элементов ИЛИ на выходы группы 38

При работе,в третьем режиме блок.

1 формирования адреса функционирует аналогично второму режиму с той разницей, что единичный сигнал поступает на второй вход 34 и дешифратор 35 формирует код очередной микрокоманды по информации, поступаю- щей на первую 32, втррую 40 и третью 42 группы входов блока 1,и сигналу на входе 34. элемента 31 задержки поступает через элемент И 23 на управляющий вход схемы 29 сравнения. Если S WS„, что соответствует факту неправильного функционирования устройства, то нв выходе 30 устройства появляется соответствующий сигнал. Если S S что соответствует факту правильйо"

ro функционирования устройства, то сигнал на выходе 30 устройства отсутствует. При этом содержимое счетчика

25 увеличивается на единицу и формируется адрес очередной контролируемой части микрокоманды 52 (фиг. 4б).

Дешифратор 26 по содержимому счетчика 25 формирует соответствующий управляющий сигнал на вход коммутатора 27. При этом код контролируемой части S2 поступает червз,.коммутатор 27 на регистр 28. Сигнал с выхода элемента 24 задержки поступает на синхровход регистра 28, и его содержимое суммируются по

После выполнения последней микрокоманды на нулевые входы счетчика

25 и регистров 4 и 28 поступает сигнал. При этом их содержимое становится равным нулю.

При поступлении очередного кода операции, на группу 21 входов устав ройство выполняет соответствующую микропрограмму по описанному выше алгоритму.

Таким образом, введенные блоки и их связи обеспечивают повышение

25 надежности и упрощение устройства..

10389 модулю два с кодом очередной проверяемой части 5 .

При считывании третьей микрокоманды содержимое ее поля 7.2 сравнивается с содержимым регистра 28 схемой 29 сравнения. Далее устройство функционирует аналогично.

При считывании микрокоманд, содержащих в поле 6 коды логических условий (микрокоманды 5, 9, 12, 18, 1о

22 на фиг. 3, 4а, 4б ), сигналами с поля 8.1 или 8,2.. элемент И 23 закрывается и при их выполнении сигнал на управляющий вход схемы 29 срав нения не поступает. При этом в регистр 28 записывается код контролируемой части 1-й микрокоманды и складывается по модулю два с его содержимым.

При считывании следующей (1+1)-й микрокоманды (фсли она не содержит кода проверяемых логических условий) в схеме 29 сравнения по описанному выше алгоритму осуществляется сравнение содержимого поля 7.2 (1+1)-й

44 18 микрокоманды S и содержимого регист, l

1 ра 28, Далее, устройство функционирует аналогично.

Если содержимое счетчика 25 станет равным числу проверяемых участков в микрокоманде, то очередным импульсом, поступающим на его счетный вход, счетчик устанавливается в единичное состояние. Далее контроль осуществляется так же, как при считывании первой микрокоманды.

1038944 иа 1

1038944

ВНИИПИ Заказ 6231/55 Тираж 706 Подписное

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Микропрограммное устройство управления с контролем Микропрограммное устройство управления с контролем Микропрограммное устройство управления с контролем Микропрограммное устройство управления с контролем Микропрограммное устройство управления с контролем Микропрограммное устройство управления с контролем Микропрограммное устройство управления с контролем Микропрограммное устройство управления с контролем Микропрограммное устройство управления с контролем Микропрограммное устройство управления с контролем Микропрограммное устройство управления с контролем Микропрограммное устройство управления с контролем 

 

Похожие патенты:
Наверх