Параллельно-последовательный аналого-цифровой преобразователь

 

ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЯЫЙЛЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, .содержащий входной блок, вход которого соединен с входной шиной, а выход .подключен к первому входу Формирователя разностного сигнала и входу первого цифрового амплитудного анаг лизатора, опорные входы которого соединены с соответствующими выходами первого блока опорных напряжений, а выход через последовательно подключенные первый шифратор и блок памяти, первый вход управления которюго соединен со стробирующей шиной под- .ключен к соответствующим старшим разрядам выходной шины и входам цифро-ангшогового преобразователя, выход которого соединен с вторым входом формирователя разностного : сигнала, выход которого соединен с входом второго цифрового амплитудного анализатора, опорные входы ко торого подключены к соответствующим выходам второго блока опорных напряжений , а выход - к первому входу второго шифратора, выходщ которого соединены с.соответствующими младшими разрядами выходной шины, о тли чающийся тем, что, . с целью повышения быстродействия и точности преобразования, в него введены формирователь дополнительного компенсирующего сигнала,дифровой анализатор, формирователь эталонных сигналов и блок управления, 1эход которого соединен о стробирующей шиной, а выход через формирователь эталонных сигналов подключен к входу первого блока опорных напряжений и непосредственно к второму входу управления блока па .мяти входу управления цифрового анализатора , вход которого соединен с выходом младшего разряда первого шифратора, а выход - с вторым входом второго шифратора и входом формиСО рователя дополнительного к шенсо о сирующёго сигнала, выход которого подключен к входу второго блока опорных напряжений. 1ч9 сд

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУЬЛИН

3(5В Н 03 К 13 02

ГбОУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbfA9 (21) 3368323/18-21 (22). 08.12.81 ,(46) 30 .08.83. Бюл. М 32 (72) Л.П.Петренко, В.А.Махов и С.A.Волощенко (53) 681.325(088,8). (56) 1 ; Авторское"свидетельство СССР

М 660242,.кл. Н 03 К 13/18, 8.12.75.

2.. Бахтиаров Г.Д. и др. Аналого- цифровые преобразователи. М., 1680, . с.200, рис. 7.24 (прототип). (54) (57) ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНЫЙ

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, .: содержащий входной блок, вход которо1. го соединен с входной шиной, а выход .подключен к первому входу формирова.теля разностного сигнала и входу первого цифрового амплитудного ана-. лизатора, опорные входы которого соединены с соответствующими выходами первого блока опорных напряжений,.а выход через последовательно подклю-: ченные первый шифратор и блок памяти, первый вход управления которого соединен со стробирующей шиной под,ключен к соответствующим старшим разрядам выходной шины и входам цифро-аналогового преобразователя, выход которого соединен с вторым входом формирователя разностного

„„QU„„,1039025 А сигнала, выход которого соединен с входом второго цифрового амплитудного анализатора, опорные входы ко. торого подключены к соответствующим выходам второго блока опорных напряжений, а выход — к первому входу второго шифратора, выходы которого соединены c,ñîîòâåòñòâóþöèìè младшими разрядами выходной шины, о тл и ч а ю щ и и с я . тем, что, с целью повышения быстродействия и точйости преобразовании, в него введены формирователь дополнительного компенсирующего сигнала,цифровой анализатор, формирователь эталонных сигналов g блок управления, вход которого соединен qo стробирую- g щей-шиной, а выход через формирователь эталонных сигналов подключен к входу первого блока опорных напряжений и непосредственно к второму входу управления блока па.мяти входу управления цифрового анализатора, вход которого соединен с выходом мпадшегО разряда первого шифратора, а выход — с вторым вхо-дом второго шифратора и входом формирователя дополнительного компенсирующего .сигнала, выход которого подключен к входу второго блока опорных напряжений.

1039025

Изобретение относится к вычислительной и измерительной .технике и может быть использовано в аппаратуре автоматического контроля и управления для преобразования аналогового

° г 5 сигнала в цифровой код..

Известен аналого-цифровой преоб-; ,разователь (АЦП ), который содержит

Elec Tb резисторов, пять компараторов, шифратор и регистр, усилитель, три ключа, два элемента И-НЕ, элемент И, 10 два элемента И-ИЛИ-НЕ, два триггера и логическое устройство.

Первый вход усилителя соединен с вторыми входами первого и пятого компараторов, а выход соединен с вто- 15 рыми входами первого и пятого компараторов, а выход соединен с вторыми входами второго третьего и четвертого компараторон. Второй вход усилителя соединен с выходами трех ключей, 20 вход первого ключа соединен с общей шиной источника эталонного напряжения, вход второго ключа соединен с первым входом пятого кампаратора, первый вход третьего ключа — с пятым и шестым резисторами, управляющий вход первого ключа через элемент И-НŠ— с вторым входом элемента И, с выходом второго элемента И-ИЛИ-НЕ и с первым входом второго триггера. Вторые входы триггеров соединены с входной шиной генератора тактовых импульсов.

Два выхода каждого триггера соединены с четырьмя входами логического устройства. Четыре входа первого элемента И-ИЛИ-HE соединены соответ ственно с первым выходом первого, второго, третьего и четвертого компараторов и с пятым, шестым, седьмым и"восьмым входами логического устройства, четыре входа второго элемента 40

И-ИЛИ-HE соединены соответственно с вторыми выходами второго, третьего, : четвертого и пятого компараторов и с девятым, десятым, одиннадцатым и двенадцатым входами логического 45 устройстна. Второй выход первого компаратора и первый выход пятого ком-. паратора соединены соответственно с тринадцатым и четырнадцатым входами логического устройства, а его выход соединен с входом шифратора, а выход элемента И соединен с вт орым входом третьего ключа(1).

Недостатком преобразователя при многоразрядном преобразовании является большое число пороговых элементов во втором разряде обработки.

Известен параллельно-последовательный АЦП, содержащий входной блок, выход которого соединен с пер- 60 вым входом формирователя резйстного сигнала и с входом первого параллельного АЦП, выполненного на цифровом амплитудном анализаторе, блоке опорных напряжений, шифраторе и блоке памяти, выход первого AIIII подключен через цифроаналогдвый преобразователь ЦАП к второму входу формирователя разностного сигнала, выход которого соединен с вторым параллельным АЦП младших разрядов обработки (2 ).

К недостаткам известного преобразо. нателя следует отнести ограниченную точность и быстродействие.

Цель изобретения — понышение быстродействия и точности преобразования.

Поставленная цель достигается тем, что, в параллельно-последовательный аналого-цифровой преобразователь, содержащий входной блок, вход которого соединен с входной шиной, а выход подключен к первому входу формирователя разностного сигнала и входу первого цифрового амплитудного анализатора, опорные входы которого соединены с соответствующими выходами первого блока опорных напряжений, а выход через последовательно подключенные первый шифратор и блок памяти, первый вход управления которого соединен со стробирующей шиной подключен к соответствующим старшим разрядам выходной шины и входам цифро-аналогового преобразователя, выход которого соединен с вторым входом формирователя разностного сигнала, выход которого соединен с входом второго цифрового амплитудного анализатора, опорные входы которого подключены к соответствующим выходам второго блока опорных напряжений, а выход — к первому входу второго шифратора,, выходы которого соединены с соответстнующими младшими разрядами выходной шины, дополнительно введены формирователь дополнительного компенсирующего сигнала, цифровой анализатор, формирователь эталонных сигналов и блок управления, вход которого соединен со стробирующей шиной, а выход через формирователь эталонных сигналов подключен к входу первого блока опорных напряжений и непосредственно к второму вхо" ду управления блока памяти и входу управления цифрового анализатора, вход которого соединен с выходом младшего разряда первого шифратора,. а выход — с вторым входом второго шифратора и входом формирователя дополнительного компенсирующего сигнала, выход которого подключен к входу второго блока опорных напряжений.

На фиг.1 приведена структурная электрическая схема параллельно-последовательного аналого-цифрового преобразователя (АЦП), на фиг.2 временные диаграмы ойорных сигналов U@,U + и входных сигна1039025 зультате чего они параллельно изменяются (фиг. 2 ).

Если входной сигнал 0ВХ находится в пределах 0<0вх ((U> „-l3+)(

Если входной сигнал лежит в пределах Ц0 „-0„) U>„(2(V<„-0+) (фиг. 2 б) то на выходе шифратора 6 код не изменится.

Если входной сигнал лежит в пределах (0, 1-0Д< Озх <(0,„„-0,)(Фига Э..) то на выходе шифратора 6 изменейие кода произойдет во время действия положительной полярности импульса.

Вся эта информация поступает на входы цифрового анализатора 11, который выдает цифровой код на второй вход шифратора 7 и на вход управления формирователя 13 дополнительного компенсирующего сигнала, на выходе которого формируется сигнал

on 3 on

3 on (фиг. 3), в результате чего уровни опорных сигналов блока 5 опорных сигналов смещаются на соответствующий уровень. При этом разностный сигнал аОВх с выхода форМирователя 14 разностного сигнала, который образуется из выходного сигнала 0 и компенсирующего сигнала ЦАП 9, попадает в зону опорных сигналов

И вЂ” 0 + и ЦАА 3 выдает уний P+Î тарный код, который в совокупности с кодом блока 11 в шифраторе

7 преобразуется в выходной код младших разрядбв преобразователя.

В результате осуществления дополнительного анализа входного сигна.ла повышается точность преобразования. Кроме того, за счет совмещения анализа дополнительных разрядов с временем переходного процесса формирователя разностного сигнала повышается также быстродействие АЦП. лов Ивх i iИвк 508õ <. на фиг.3 — уровВз ни опорных сигналов 0,„,0„ блока опорных, сигналов, разностного сигнала а0в„

Ъ и уровень пьедестал.а 0О„"1" относительно нулевого уровня 0 .

АЦП . содержит входной блок 1, циф-. роамплитудный анализатор 2 и 3,(ЦАА) блоки 4 и 5 опорных напряжений, шиф-, раторы 6 и 7, блок 8 памяти, цифро- аналоговый преобразователь 9, блок

10 управления, цифровой анализатор

11, формирователь 12 эталонных сигналов, формирователь 13 дополнительного компенсирующего сигнала .(1/3, 2/3,0)0ол "1." и формирователь 14 разностного сигнала. 35

Устройство работает следующим образом.

При подаче входного сигнала 0эх на входной блок 1 (например, устройство выборочной фиксации аналогового 2( сигнала на него поступает строби-. рующий импульс 0 в результате чего уровень Иах запоминается и поступает на UAA 2, где происходит преобразование его в унитарный код, а затем, 25 после шифратора 6, в двоичный, который поступает на входы блока 8 па-.. мяти, где и записывается по приходу импульса записи с блока 10 управления. С другой стороны младший разряд с выхода шифратора 6 соединен с

30 входом цифрового анализатора 11, который осуществляет анализ изменения входного кода после прихода сигнала с блока 10 управления, который одновременно пбступает также на вход запуска формирователя 12 эталонного сигнала. С выхода этого формирователя сигнал в виде.последовательности двух импульсов положительной и отрицательной полярности, уро- 40 вень которых равен одной третьей части шага квантования, поступает на блок 4 опорных напряжений,в .ре-

Составитель В.Войтов

Редактор С,Юско Техред М.Кузьма Корректор И.,Ватрушкина, 1» юа

Ф Заказ 6241/59 Тираж 93б Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рауыская наб., д. 4/5

Филиал ППП "Патент", г. ужгород, ул. Проектная, 4