Многоканальный цифровой коррелометр

 

МНОГОКАНАЛЬНЫЙ ЦИФРОВОЙ КОРРЕЛОМЕТР, содержащий блок памяти , информационный вход и информационный выход 1«оторого соединены соответственно с -выходом и первым информационным входом арифметического блока, второй информационный вход которого соединен с выходом блока умножения, регистр адреса, аналого-цифровые преобразователи по числу каналов, информационный выход каждого из которых подключен к информационным входам первого и второго регистров сомножителей своегоканала , а входы являются соответствуюадимй входами коррелометра, одноименные выходы регистров сомножителей - всех каналов объединены и подключены соответственно к.первому и второму входам блока умножения, о т л ичающийся тем, что, с целью . расширения его функциональных возможностей , за счет одновременного - вычисления комплекса статистических характеристик по одной реализации 7 случайного процесса, введены регистр данных, блок задания кода единицы, компаратор, первый и второй коммутаторы , груп.па элементов ИЛИ, первый и второй преобразователи кодов, блок задания начальных условий, пер-, вый и второй счетчики, блок формирования адреса и блок постоянной памяти , выход которого соединен со вторым информационным входом арифметического блока, а вход блока постоян ной памяти объединен с первым информационным входом первого коммутатора и подключен к выходу арифметического блока, выход первого коммутатора соединен с адресным входом блока памяти, информационный выход которого соединен с первым входом блока управления, первый и второй выходы которого соединены соответственно с первым и вторым управляющими входами арифметического блока, второй (Л вход блока управления объединен с управляющим входом блока формирова1НИЯ адреса и подключен к первому выходу регистра данных, второй выход которого объединен с первым информационным входом второго коммутатора и подключен к первому входу компаратора , выход которого соединен с уп . равляющим входом второго коммутатора, второй информационный вход которого объединен с вторым входом компаратора , входом блока задания начальных со условий и подключен к выходу первого преобразователя кодов вход которого соединен с третьим выходом регистра IsD данных, выход второго коммутатора соединен с входом второго преобразователя кодов, первый и второй выходы которого соединены соответственно с первым и вторым входами элементов ИЛИ- группы, третий вход которых подключен к выходу первого счетчика, вход которого соединен с выходом блока задания начальных условий, четвертый вход элементов ИЛИ группы соединен с первым выходом регистра адреса , второй выход которого подключен к второму ин Ьормационному входу первого коммутатора, управлякяцнй и тре

„„SUÄÄ 1040492 А

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

° I f % и

Х 1.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOIVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 3408564/18-24 (22) 11.03.82 (46.) 07 ° 09. 83. Бюл. Р 33 (72) B. С. Демченко, Н. О. Герусов и В. Н. Малиновский (71) Производственное объединение

"Краснодарский ордена Трудового

Красного Знамени завод электроизме- . рительных приборов." (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР.

Р 515114, кл. G .06 F 15/36, 1976.

2. Авторское свидетельство СССР

9 419895, кл. G 06 F 15/336, 1974 (прототип).

3. "Электронная проыипленность", 1978 Ю б, с. 51. (54)(57) МНОГОКАНАЛЬНЫИ ЦИФРОВОЙ

КОРРЕЛОМЕТР, содержащий блок.памяти,- информационный вход и информационный выход ноторого соединены соответственно с .выходом и первым информационным входом арифметического блока, второй информационный вход которого соединен с выходом блока умножения; регистр адреса, аналого-цифровые преобразователи по числу каналов, информационный выход: каждого иэ которых подключен к инфор-. мационным входам первого и второго регистров сомножителей своего кана-. ла, а входы являются соответствующи-. мй входами коррелометра, одноимен- . ные выходы регистров сомножителей всех каналов объединены и подключе-" ны соответственно к,первому и второ-.му входам блока умножения, о т л ирасширения его функциональных воз-. можностей, эа счет одновременного вычисления комплекса статистических:-- .. характеристик по одной реализации -- :- случайного процесса, введены регистр данных, блок задания кода единицы, компаратор, первый и второй коммутаторы, груцпа элементов ИЛИ, перч ающи и с я тем, что, с целью ::, -вый и второй преобразователи кодов, блок задания начальных условий, пер-, вый и второй счетчики, блок формирования адреса и блок постоянной памяти, выход которого соединен со вторым информационным входом арифметического блока, а вход блока постоян- ной памяти объединен с первым информационным входом первого коммутатора и подключен к выходу арифметического блока,.выход первого коммутатора соединен с адресным входом блока памяти, информационный выход которого соединен с первым входом блока управления, первый и второй выходы которого соединены соответственно с первым и вторым управляющими вхо- Я дами арифметического блока, второй вход блока управления объединен с фф управляющим входом блока формирова ния адреса и подключен к первому выходу регистра данных, второй выход которого объединен с первым информационным входом второго коммутатора и подключен к первому входу комнаратора, выход которого соединен с управляющим входом второго коммутатора, второй информационный вход которого объединен с вторым входом компаратора, входом блока задания начальных условий и подключен к выходу первого преобразователя кодов, вход которого (;© соединен с третьим выходом регистра данных, выход второго коммутатора соединен с входом второгб преобразователя кодов, первый и второй выходы которого соединены соответственно с первым и вторым входами элементов

ИЛИ- группы, третий вход которых подключен к выходу первого счетчика, вход которого соединен с выходом блока задания начальных условий, четвертый вход элементов ИЛИ группы соединен с первым выходом регистра адреса, второй выход которого подключен к второму информационному входу первого коммутатора, управляющий и тре1040492

5(тий информационный входы которого подключены соответственно к выходу элементов ИЛИ группы.и к выходу блока формирования адреса, информационный вход которого подключен к выходу второго счетчика, причем управляющие выходы аналого-цифровых пре1

Изобретение относится к цифровой электроизмерительной технике и предназначено для определения в реальном масштабе времени одновременно по одной реализации комплекса статистических характеристик случайного процесса: матрицы корреляционных функций, автокорреляционных функций, взаимно корреляционных функций, дифференциальных законов распределения, а также для определения по корреляционным функциям спектральной плотности мощности. Изобретение может быть использовано в системах автоматического управления, технологического контроля, обработки информации и т.д.

Известно устройство, содержащее аналого-цифровой преобразователь, блок памяти, блок оценки характеристик распределения вероятностей слу чайных величин, первый вход которого подключен к выходу аналого-цифрового преобразователя, а выход — к блоку памяти, второй вход соединен с пер= вым выходом блока управления, .первый выход которого подключен к управляющему входу аналого-цифрового преобразователя. Кроме того, устройство содержит блок суммирования (1 ).

Недостатком является то, что устройство не позволяет одновременно определять комплекс стагистических характеристик по одной реализации случайного процесса.

Наиболее близким по технической сущности к предлагаемому является многоканальный цифровой коррелометр, содержащий блок управления, выход которого через дешифратор подключен к блоку памяти, выходом соединенным с сумматором, вход которого подключен к выходу блока умножения, выход сумматора соединен с входом блока памяти, аналого-цифровые преобразователи по числу каналов, выход каждого из которых подключен к входам регистров сомножителей своего канала, блок выбора сомножителей., входы которого соединены с выходами младших разрядов адресного счетчика, а выходы подключены соответственно к первым входам элеменобразователей всех каналов объединены и подключены к первому входу блока управления, третий выход которого соединен с управляющими входами регистров сомножителей всех каналов выход блока задания кода единицы.соединен с первым входом блока умножения.

2 тов И каждого канала, вторые входы которых подключены к выходам соответствующих регистров сомножителей своего канала, а третьи входы объединены и подключены к выходам блока управления, выходы элементов И объединены и подключены к входам блока умножения.

Блоки элементов И и блок выбора сомножителей можно рассматривать, как управляемый коммутатор, который в свою очередь. можно реализовать на регистрах с тремя состояниями на выходе, объединив их выходы в группы и подключив к входам .блока умножения. Функции сумматора могут быть выполнены арифметическим блоком.

Коррелометр позволяет в реальном масштабе >времени одновременно по одной реализации случайного процес20 са вычислять и корреляционных фун2 кций (матрицу корреляционных функций), где n — число обрабатываемых случайных процессов. Блок памяти при этом с помощью младших разрядов

25 адресного счетчика делится на п зон (секций) по количеству вычисляемых кривых, а.старшие разряды адресного счетчика делят каждую зону на m ад.pecos по количеству вычисляемых в каждой кривой ординат j2 ) и 53 3.

Однако указанное устройство не позволяет определять распределение плотности вероятностей и спектральную плотность мощности, т.е. обладает ограниченными функциональнымн воэможностями. Кроме того жесткое деление блока памяти на и секций по ш ячеек в каждой секции не позволяет при изменении числа обрабатываемых процессов оперативно seams

40 число секций " и ординат в секции, а также уменьшать число ординат, что часто необходимо при оперативном анализе. .Цель изобретения - расширение

45 функциональных возможностей многоканального коррелометра эа счет одновременного вычисления комплекса статистических характеристик по одной реализации случайного процесса.

Поставленная цель достигается тем, что в многоканальный цифровой

1040492 коррелометр, содержащий блок памяти информационный вход и информацион-< ный выход кот рого соединены соот- ветственно с выходом и первым информационным входом арифметического блока, второй информационный вход которого соединен с выходом блока умножения, регистр адреса, аналого- . цифровые преобразователи по числу каналов, информационный выход каждого из которых подключен к информа- 10 ционным входам первого и второго регистров сомножителей своего канала, а входы являются соответствующими входами коррелометра, одноименные выходы регистров сомножителей 15 всех каналов объединены и подключены соответственно к первому и второму входам блока умножения, введены регистр данных, блок задания кода единицы, компаратор, первый и второй е коммутаторы, группа элементов ИЛИ, первый и второй преобразователи кодов, блок задания начальных условий, йервий и второй счетчики, блок фор-. мирования адреса и блок постоянной . памяти, выход которого соединен со вторым информационным входом арифметического блока, а вход блока постоянной памяти объединен с первым информационным входом первого коммутатора и подключен к выходу ариф-метического блока, выход первого коммутатора соединен с адресным входом блока памяти, информационный выход которого соединен с первым входом блока управления, первый и З5 второй выходы которого соединены соответственно с первым и вторым . управляющими входами арифметического блока, второй вход блока управления объединен с управляющим вхо- 40 дом блока формирования адреса и подключен к первому выходу регистра данных, второй выход которого объединен с первым информационным входом второго коммутатора и подключен-. 45 к первому входу компаратора, выход которого соединен с управляющим вхо- дом второго коммутатора, второй информационный вход которого объединен с вторым входом компаратора, входом блока задания .начальных условий и подключен к выходу первого преоб.- . разователя кодов, вход которого соединен с третьим выходом регистра данных, выход второго коммутатора . соединен с .входом второго преобраэо- 55 . вателя кодов, первый и второй выхо ды которого сдединены соответствен-. но с первым и вторым входами элементов ИЛИ группы, третий вход которнх подключен к выходу первого счетчи- .60 ка, вход которого соединен с выходом ,блока задания начальных условий, 1. четвертый вход элементов ИЛИ группы соединен с первым выходом регистра адреса, второй выход которого подключен к- второму информационному входу первого коммутатора, управляющий н третий информационный входы которого подключены соответственно к выходу элементов ИЛИ группы и к выходу блока формирования адреса, информационный вход которого подключен к выходу второго счетчика, причем управляющие выходы аналого-цифровых преобразователей всех каналов объединены и подключены к первому входу блока управления, третий выход которого соединен с управляющими входами регистров сомножителей всех каналов, выход блока задания кода единицы соединены с первым входом блока умножения.

На фиг. 1 представлена функци-ональная схема предлагаемого коррелометра;.на фиг. 2 - функциональная схема блока управления; на фиг. 3 функциональная схема условного перехода; на фиг. 4 — функциональная схема арифметического блока; на фиг. 5 — структурная схема узла обработки данных.

Коррелометр содержит (фиг.1), аналого-цифровые преобразователи (ЮП) по числу каналов 1-4 с .первыми 5-8 и вторыми 9-12 регистрами сомножителей, блок 13 умножения-, арифметический блок 14, блок 15 памяти, блок 16 управлений, регистр 17 адреса, блок 18 постоянной памяти, блок 19 задания кода единицы, первый коммутатор 20, группу элементов ИЛИ

21, первый преобразователь 22 кодов, второй преобразователь 23 кодов, второй коммутатор 24, первый счетчик 25, компаратор 26, блок 27 за дания начальных условий, блок 28 формирования адреса, регистр 29 данных, второй счетчик 30.

Блок 16 управления (фиг. 2) содержит элемент 31 микропрограммного управления, элемент 32 памяти микрокоманд, регистр. 33 микрокоманд, схему 34 условного перехода, генератор 35 тактовых импульсов, дешифратор 36. Выход 37.является первым выходом блока.

Элемент 31 микропрограммного управления (фиг. 2) содержит регистр

38 адреса микрокоманд, первый и второй буферные регистры 39 и 40 и коммутатор 41 адреса.

Схема 34 условного перехода (фиг. 3) содержит коммутатор и элемент ИСКЛЮЧИОЩЕЕ ИЛИ. Вход 42 является вторым входом блока. Выход 43 является первым выходом блока, вход

44 - третьим входом блока, а выход

45 является вторым выходом блока.

Арифметический блок 14 (фиг. 4) содержит узлы 46 обработки данных по числу секций, каждый из которых обеспечивает. выполнение арифмети ческих операций, логических функций

S 10404 !

Й, ИЛИ, НЕ, ИСКЛЮЧАЮЩЕЕ ИЛИ, положительное (+1) и отрицательное (-1) приращения, сдвиг влево — вправо, проверку слова, части слова или одного разряда на "0" и выработку сигнала ускоренного переноса. На управляющие входы, на входы маски К узлов обработки данных поступают коды с первого управляющего входа 47 блока, подключенного к первому выходу

43 блока 16 управления. На входы С .и СУ. узлов 46 поступают синхроимпульсы с второго управляющего входа

48 блока, подключенного к второму

45 выходу блока 16 управления. Входы М узлов 46 соединены с третьим 15 входом 49 блока, подключенным к информационному выходу блока 15 памяти, а выходы 3 узлов 46 соединены с первым информационным 50 входом блока,:подключенным к информационному входу блока 15 памяти. Входы

Ь узлов. 46 соединены с вторым йнформационным входом 51 блока, который подключен к выходу блока 13 умножения.

Узел 46 обработки данных (фиг. 5) . содержит арифметико-логический элемент 52, элемент 53 памяти, накапливающий регистр 54, регистр 55 адреса памяти, дешифратор 56 микрофункций, мультиплексторы 57 и 58, первый и второй буферные регистры 59 и 60. Входы С„, C7i и выходы С,CTi о служат для обеспечения распространения переноса и сдвигов. Блок 18 постоянной памяти предназначен для хранения ординат функций синуса— косинуса;

Первый преобразователь 22 кода предназначен для -преобразования двоичного кода числа ординат в по- 4О эиционный код. Первый и второй счетчики 25 и 30 являются счетчиками числа еекций.

В регистре 29 данных содержится информация о выполняемых режимах 45 и другие данные, например число ординат, число циклов и другие данные (данные и режимы задаются с лицевой панели коррелометра). Информация о выполняемых режимах с первого выхода регистра 29 поступает,во второй преобразователь 23 кодов, в котором преобразуется в оптимальное значение числа ординат m в секции и в виде цифрового кода поступает на первый вход компаратора 26, вход блока

27 задания начальных .условий и на первый вход второго коммутатора 24.

С второго выхода регистра 29 данных поступает код значения числа ординат на второй вход компаратора 26 60 и на второй вход второго коммутатора 24 ° Компаратор 26 анализирует коды, поступающие от оператора и от преобразователя 23. Если код, заданный оператором больше оцтимальйого у

92 значения, то компаратор 26 вырабаты- вает разрешающий потенциал и оптимальное значение числа ординат через ,третий вход второго коммутатора 24 поступает на преобразователь 22 кодов.

Если код заданный оператором меньше оптимального или равен ему, то разрешается прохождение кода числа ординат на вход первого преобразователя 22 кодов.

Оптимальное число ординат в секции поступает также на вход блока

27 задания начальных условий,. кото- рый представляет собой дешифратор, преобразующий двоичный код числа ординат в секции в позиционный код на выходе блока, поступающий на вход первого счетчика 25. Максимальное число разрядов первого счетчика

25 задается иэ условия максимально возможного числа секций.. Например, при максимально возможной разрядности счетчика 25 равной шести разрядам и.при разбиении блока 15 памяти на две секции блок 27 задания начадьных условий подключает счетный вход счетчика 25 шестого разряда, а остальные пять разрядов остаются в нулевом состоянии..

Код с выхода первого счетчика -25 поступает на первый вход группы эле-. ментов ИЛИ 21, на второй вход которой.поступает код со старшей части разрядов регистра 17 адреса. Количество разрядов регистра 17 адреса,, подключаемых к второму входу группы элементов ИЛИ 21 определяется максимальным числом разрядов первого счетчика 25.

Первый преобразователь 22 кода управляет прохождением адресной информации через группу элементов ИЛИ

21. При разбиении блока 15 памяти, например, на две секции, преобразователь 22 вырабатывает разрешакв ие сигналы, поступающие на второй и третий входы группы элементов ИЛИ 21.

При этом от счетчика 25 на вход первого коммутатора 20 (адреса) поступает содержимое старшего разряда счетчика 25 и содержимое пяти разрядов от регистра 17 адреса.

При задании числа ординат в секции меньше оптимального значения или равного ему от регистра 29 данных код числа ординат через второй коммутатор 24 поступает на первый. преобразователь 22 кодов, который вйрабатывает управляющие сигналы на своих выходах для группы элементов ИЛИ 21 В.этом случае число секций считается заданным, как и при оптимальном разбиении, но в пределах секции число ординат может быть задано в 2, 4, 8 и т.д. раз меньше.

Например, при разбиении блока 15 памяти на две секции и задании чис-,,,:1040492 ла ординат в два раза меньше, чем . при оптимальном значении, первый -. преобразоватечь 22 кода вырабатыва-: ет сигналы, разрешающие прохождение на вйход группы элементов ИЛИ 21 от. счетчика 25 содержимого пятого и . — . шестого разрядов,.а от регистра 17 адреса — содержимого четырех разря;дов, °

Устройство предназначено д я 10 вычисления матрицы корреляционных. функций, плотности распределения вероятностей (ПРВ).и спектральной плотности мощности (СПМ).. .:. 35

Матрица корреляционных функций R>(t) По четырем входам n = 4 пред ставляет собой КФ четырехмерного случайного процесса x(t)

x(t) = fx(t), xjt), x)t), х(ф) 20

R (ь)

21

Я г ) 12(22("зг() R1%(t)

2 (V) яз,(ъ}

Я44(т) 13

ХЭ(R gt) R<(t) =

Устройство работает следующим образом.

Одновременно все четыре входных. процесса фиксируются в АЦП и преобразуются в код. Полученные дискрет- З0 ные отсчеты запоминаются в регистрах 5-12 сомножителей. Затем эти отсчеты коммутируются в заданной последовательности к блоку 13 умноже- " ния,, в результате на выходах блока 35

13 множения получается последовательность из 16 частичных произведений "

КФ. х (em Ь |. ) х ((em + К)ЬТ}, где i 1, 2, 3, 4, J =1, 2, 3, 4)

m — - число ординат, . Ь ь - временной сдвиг;

K - текущее значение ординаты.. 45 (К / 1 ..., m); е — текущее значение циклов на- копления (объема выборки)

Иэ блока 15 памяти согласно за- 50 данному адресу секции и ячейки в .;. секции считываются, частичные суммы произведений, накопленные ранее, и записываются в арифметическом блоке 14. В арифметическом блоке 14 производится суммирование частичны®.: произведений и частичных сумм произ-; .ведений, накопленных ранее.

Вновь полученные сумная произведений для ч-го цикла накопления

Х (п дю )Х ((ф|||+(()ь ) записываются. е= по тем же адресам ячеек блока 15 памяти и так далее до достижения заданного числа циклов накопления.- 5

Иэ всего набора функций получается

4 автокорреляционных функции (n = 4)

Б (К Ь 4, 1 =,) и п,(n-1). = 4(4-1)

= 12 взаимных корреляционных функций

Одновременно с вычислением КФ производится вычисление ПРВ по дискретным отсчетам KC. Дискретные отсчеты, которые использовались при вычислении КФ, с вторых регистров

9-12 сомножителей поступают на второй вход блока 13 умножения, на первый вход которого подключается +1. от блока 19 задания кода единицы.

В блоке 13 умножения отсчеты пере-. множаются на +1 и без изменения передаются на вход арифмтического блока 14.

Код адреса при определении ПРВ устанавливается в соогветствии с соотношением, |дХ C X(iel(|ЬХ+

ЬХ . ЛХ

1 — значение дискретного уровня, который принимает значения, от -127 до +127, где

Ь х — ширина дифференциального ..коридора, х(() - текущее значение дискрет-. ного отсчета.

В арифметическом блоке 14 коды отсчетов преобразуются в адрес ячейки блока 15 памяти, который с арифметического блока 14 поступает на вход первого коммутатора 20, а с выхода первого коммутатора 20 на адресные шины блока 15 памяти. Если код отсчета i положительный, то.он " определяет и адрес ячейки блока 15 памяти В:

В = A.+ 127 + где A — номер начального адреса секции, 127 — константа, равная числу уровней квантования.

Если код отсчета i отрицательный, то адрес ячейки блока 15 памяти определяется инверсйей кода (дополнением до 127, например| при i = -5, 127 — 5 = 122) : В = A + (i).

Полученный адрес с выхода арифметического блока 14 поступает на вход коммутатора 20, где собирается с адресом секции от счетчика (секций)

30 и блока 28 формирования адреса и подается на адресный вход блока 15 памяти. Иэ выбранной ячейки блока

15 памяти считывается код ранее за-. фиксированных событий и записывается в арифметическом блоке 14, где к нему добавляется единица. Полученная новая сумма событий записывается по тому же адресу в блок 15 памяти. Объем событий для ПРВ определяется числом дискрет ных отсчетов КФ. После вычисления

1040492

10 матрицы КФ иэ 16 элементов и четырех

ПРВ вычисляется ЧЧ (автоспектр).

При вычислении матрицы КФ, ПРВ и СПМ, например, по четырем входам, на лицевой панели управления задаются соответственно режим работы.

Старший разряд счетчика 25 устанавливается в единицу, что соответствует делению блока 15 памяти на две части. Первая часть блока 15 отводится под результаты вычисления КФ, à 10 вторая — под результаты ПРВ и СПМ.

Второй преобразователь 23 кода и блок 27 задания начальных условий устанавливают разрядность счетчика 25 равную четырем, что соответствует.)5 вычислению шестнадцати функций КФ.

Счетчик. 30 и блок 28 формирования адреса формируют текущий номер секции. При вычислении ПРВ по четырем входами и четырем СПМ вторая часть памяти делится на восемь секций (зон).

Количество ячеек блока 15 памяти, отводимых для хранения результатов

ПРВ по каждому входу определяется числом уровней квантования входного сигнала. Так, например, при 256 уровнях квантования входного сигнала отводится 256 ячеек блока 15 памяти для хранения ПРВ по одному входу °

Число ячеек блока 15 для СПМ определяется числом ячеек, используемых при вычислении автокорреляционных функций.

При вычислении СПМ,ординаты кор- З5 реляционных функций считываются из блока 15 в один из регистров арифме тического блока 14 по адресам, сформированным теми же блоками, что и при вычислении КФ. В арифметическом 40 блоке 14 вычисляется код первой ординаты корреляционного окна К. Например; окно Бартлера имеет вид

К(1iдт)=1- — i

45 где h — - номер ординаты.

Код КФ R(hat) и окно K(hh i) пе« ремножаются в арифметическом блоке 14, Затем из арифметического блока 14 считывается код пропорциональный углу основной гармоники У = ih/m, 50 где i — текущее значение и поступает на вход блока 18 постоянной памяти, где по заданному углу V определяются значения косинуса для i = 1, а 1 55

1 — СО82Л-»

Код с блока 18 постоянной памяти, пропорциональный значению косинуса, поступает в арифметический блок 14 и перемножается с полученным 60 ранее npomsa e ением.

12 к(1дс) К(2а Г) сов 2Л

Далее из блока 15 выбирается следующая ордината КФ (n 2) и повторяет- 65 ся алгоритм вычисления, в результате которого получается

R(2a<с1К(2с1Г) ооэ 27 — „„

1.2

Полученное произведение суммируется с предыдущим значением и хранится в арифметическом блоке 1,4. В результате в арифметическом блоке 14 получается значение одной ординаты

СПМ

Q R(%a,)К(Вас)соз2Ti

1-

1=1

ttl которое записывается по первому щресу секции СПМ в блоке 15, сформированному счетчиком 30 и блоком 28 формирования адреса. Затем устанавли-.

2h вается величина угла Ч вЂ” nponopm" циональная второй гармонике. В результате вычисляется вторая ордината СПМ К(Ъ и б ) К (bd7) cos 2Т(— . — 2Ъ

17=1

Результат записывается во второй адрес СПМ блока 15 и .т.д;

В результате одновременного вычисления статистических характеристик в первой секции блока 15 памяти получается матрица иэ 16 функций, КФ, а во второй — четыре функции ПРВ и четыре функции СПМ (по числу автокорреляционных функций в матрице Кф, Все текущие значения ординат КФ, ПРВ и СПМ вычисляются по дискретным отсчетам одной реализации.

Аналогично можно вычислять и другой набор статистических характеристик, например автокорреляционные функции ПРВ, СПМ иили вычислять только прямую или обратную ветвь КФ, изменять число обрабатываемых процессов.

Таким образом, вычисление СПМ и

ПРВ расширяет функциональные возможности коррелометра. Наличие новых блоков и их связей в предлагаемом устройстве, позволяющих в зависимости от многйх переменных делить блок

15 памяти на секции и формировать в пределах секций текущие адреса, дает возможность одновременно по одной реализации вычислять комплекс статистических характеристик.

Следует отметить, что конструктивно элемент 31 микропрограммного управления может быть выполнен на микросхеме К589ИК01, элемент 32 па» мяти — на микросхеме К556РТ4, регистр 33 микрокоманд - на микросхеме К155ИР1; дешифратор 36 — на микросхеме К155ИДЗ, коммутатор схемы

34 условного перехода выполнен на 1 04 04 92. 12 микросхеме К155КП7. узел обработки данных может быть выполнен на микросхеме К589ИК02, блок 18. постоянной памяти — на микросхеме К55РТ4, преобразователь 22 кода — на.микросхеме

К155ИД4, блок 28 формирования адре- са - на микросхеме К155КП7. Коммутатор 20 может быть выполнен на микросхеме К155КП7, преобразователь кодов 23 — на микросхеме К556РТ4, блок 28 задания начальных условий на микросхеме К155ИДУ.

1040492

1040492

1040492

Составитель A. Иванова

Редактор Ю. Середа Техред C. Мигунова Корректор Ю. Макаренко

Заказ 6930/53 . Тираж 70б Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 е