Устройство для контроля достоверности телеметрической информации
1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДОСТОВЕРНОСТИ ТЕЛЕМЕТРИЧЕСКОЙ ИНФОРМАЦИИ , содержащее элемент ИЛИ и в каждом канале обработки информации блок задержки, вычитатель, элемент И, блок сравнения, квадратор и сумматор , первые входы блока задержки и вычитателя объединены и подключены к первому входу канала обработки информации , выход блока задержки сое- ; динен с вторым входом вычитателя, выходы вычитателя и элемента И соединены соответственно с первым и вторым выходами канала обработки информации , первый вход первого канала обработки информации соединен с первым входом устройства, первый выход каждого предыдущего канала обработки информации соединен с первым входом каждого последующего канала обработки информации, вторые выходы каналов обраббтки информации подключены к соответствующим входам элемента ИЛИj выход которого соединенс первым выходом устройства, о тл и ч а|6щ е е ся тем, что, , с целью повышения достоверности контроля телеметрической информации, в устройство введены делитель, делитель частоты, вычитатель, дешифратор и в каждом канале обработки информации делитель-частоты, вычитатель, дешифратор и в.каждом канале обработки информации делитель, делитель частоты, блоки памяти и умножитель, в. каждом канале обработки информации выход вычитателя через последовательно соединенные делитель частоты и квадратов подключены к первому входу сумматора, выход сумматора соединен с первым входом умножителя, второй вход умножителя соединен с выходом первого блока памяти, выход умножителя соединен с первыми входами делителя и элемента И и с третьим .выходом канала обраS ботки информации, выход делителя со (Л С единен с первым входом блока, сравнения , второй и третий входы которого соединены соответственно с выходами второго и третьего блоков памяти, выход блока сравнения соединен с вторым входом элемента И, вторые входы блока задержки, сумматора и делителя соединены соответственно с вторым, третьим и четвертым входами канала обработки информации, вторые входы каналов обработки информации объединены с входом делителя частоты и подключены к второму входу устройства , вйход делителя частоты подключен к третьим входам каналов обработки информации,, третий выход каждого последующего канала обработки информации соединен с четвертым входом каждого предыдущего канала обработки информации, третий выход Первого канала обработки информации соединен с первыми входами делителя и вычитателя, вторые выходы каналов обработки информа
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (19) (11) А
3(51) G 08 С 25/00 i
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К ABTOPCHOMY СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3432849/18-24 (22) 30.04.82 (46) 15.09.83. Бюл. И 34 (72) С.С.Кукушкин (53) 621.398(088.8) (56) 1. Авторское свидетельство-СССР
М 773681, кл. G 08 С 25/00, 1979.
2. Авторское свидетельство СССР
)1 898488, кл. G 08 С 25/00, 1980, (прототип). (54) (57) 1. ьстРОйство для конТРоля
ДОСТОВЕРНОСТИ ТЕЛЕМЕТРИЧЕСКОЙ ИНФОРМАЦИИ, содержащее элемент ИЛИ и в каждом канале обработки информации блок задержки, вычитатель, элемент
И, блок сравнения, квадратор и сумматор, первые входы блока задержки и вычитателя объединены и подключены к первому входу канала обработки информации, выход блока задержки соединен с вторым входом вычитателя, выходы вычитателя и элемента И соединены соответственно с первым и вторым выходами канала обработки информации, первый вход первого канала обработки информации соединен о первым входом устройства, первый выход каждого предыдущего канала обработки информации соединен с пер- вым входом каждого последующего канала обработки ичформации, вторые выходы каналов обработки информации подключены к соответствующим входам элемента ИЛИ, выход которого соединен с первым выходом устройства, о т л и ч а ю щ е е с я тем, что, . с целью повышения достоверности конт-. роля телеметрической информации, в устройство введены делитель, делитель частоты, вычитатель, дешифратор и в каждом канале обработки информации делитель частоты, вычитатель, дешифратор и в.каждом канале обработки информации делитель, делитель частоты, блоки памяти и умножитель, в. каждом канале обработки информации выход вычитателя через последоваТельно соединенные делитель частоты и квадратов подключены к первому входу сумматора, выход сумматора соединен с первым входом умножителя, второй вход умножителя соединен с ВНхо дом первого блока памяти, выход умножителя соединен с первыми входами делителя и элемента
И и с третьим .выходом канала обработки информации, выход делителя соединен с первым входом блока. сравнения, второй и третий входы которого соединены соответственно с выходами второго и третьего блоков памяти, выход блока сравнения соедичен с вторым входом элемента И; вторые входы блока задержки, сумматора и делителя соединены соответственно с вторым, третьим и четвертым входами канала обработки информации, вторые входы каналов обработки информации объединены с входом делителя частоты и подключены к второму входу устройства, вБ)ход делителя частоты подключен к третьим входам каналов обработки информации, третий выход каждого последующего канала обработки информац((и соединен с четвертым входом каждого предыдущего канала обработки информации, третий выход первого канала обработки информации соединен с первыми входами делителя и вычитателя, вторые выходы каналов обработки информа104 ции соединены соответственно с входами дешифратора, выход дешифратора соединен с вторым выходом устройства, выход элемента ИЛИ соединен с вторыми входами первого делителя и второго вычитателя, выходы которых подключены соответственно к третьему и четвертому выходам устройства.
2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок задержки содержит в каждом регистре памяти триггеры по числу разрядов кода и
2063 элемент задержки, первые входы тряггеров являются соответствующими входами регистров памяти, выходы - выходами регистров памяти, объединенные. вторые входы триггеров всех регистров памяти, кроме последнего, соединены с выходом соответствующего элемента задержки, вход элемента задержки предпоследнего регистра памяти объединен с объединенными вторыми входами триггеров последнего регистра памяти и подключен к синхронизирующему входу блока задержки.
Ф
Изобретение относится к автоматике, вычислительной технике .и измерительной технике и может быть использовано в системах обработки телеизмерений для верификации поступаю- 5 щей информации.
Известно устройство для контроля достоверности информации, которое содержит K параллельных цепей, каждая из которых включает элементы задержки,1О, вычитатели, блок определения абсолютной разности, сумматор, блок нормиро вания, блок сравнения, элемент И, элемент ЗАПРЕТ, вход первого элемента задержки соединен с выходом вычитателя предыдущей параллельной цепи и с первым входом вычитателя соответствующей параллельной цепи, выход которого подключен к первому входу блока определения абсолютной разнос- 2О ти и через. второй элемент задержки— к второму входу блока определения абсолютной разности, выход которого через последовательно соединенные сумматор и блок нормирования соединен 25 с входами соответствующих блоков сравнения и элемента И, выход которого подключен ко входу элемента ИЛИ, выход блока сравнения подключен к первым входам соответствующих эле- ЗО ментов ЗАПРЕТ, выходы которых соеди нены соответственно с вторыми входами элементов И (1 ).
Недостаток данного устройства заключен в том что последовательные разности с ростом порядка разности
К испытывают усиливающуюся отрицательную корреляцию, это приводит
2 к понижению эффективности определяемых оценок среднеквадратического отклонения.
Усиливающийся статистический разброс сравниваемых оценок способствует увеличению вероятности неверно го определения степени полинома, которым может быть описана низкочастотная составляющая (тренд ).
Наиболее близким по технической сущности к предлагаемому является устройство, содержащее первый элемент
ИЛИ и К каналов обработки информации, первый из которых состоит из первого элемента задержки, вход которого объединен с первым входом первого блока. определения абсолютной разности и подключен к входу устройства, выход первого элемента аадержки соединен с вторым входом первого блока определения абсолютной разности, выход которого через последовательно соединенные первый сумматор и блок нормирования соединен с первыми входами первого элемента И и первого блока сравнения:, выход которого соединен со вторым входом первого элемента
И, каждый из последюущих (К-1) каналов обработки информации состоит из первого элемента, вход и выход которого соединены соответственно с первым и вторым входами вычитателя, выход которого .соединен непосредственно с первым и через второй элемент задержки с вторыми входами первого блока определения абсолютной разности, выход которого через после-. довательно соединенные первый сум25 з 10420 матор и блок нормирования соединен с первыми входами первого элемента
И и первого блока сравнения, выход первого блока сравнения соединен с первым входом элемента ЗАПРЕТ, выход которого соединен с вторым входом первого элемента И, вход первого элемента задержки второго канала обработки информации подключен к входу устройства, вход первого элемента 10 задержки каждого из последующих К -2 каналов обработки информации соединен с выходом вычитателя предыдущего канала обработки информации, второй вход первого блока сравнения каждого из
К каналов обработки соединен с выходом блока нормирования последующего канала обработки информации, второй вход элемента ЗАПРЕТ каждого из
К -I каналов обработки информации соединен с выходом первого блока сравнения предыдущего канала обработки информации, выходы первыхэлементов И всех К каналов обработки информации соединены с соответствующими входами первого элемента ИЛИ, выход которого соединен с первым выходом устройства, выход первого элемента задержки соединен с первым входом вычитателя, выход которого непосредственно и через . второй элемент задержки соединен соответственно с первым и вторым входами блока определения абсолютной разности„ вход первого элемента задержки объединен с вторым входом вычитателя и подключен к выходу вычитателя К -ro канала обработки информации, вход третьего элемента задержки объединен с первыми входаао ми первого и второго блока определения абсолютной разности соединен с выходом третьего элемента задержки, выход второго блока определения абсо-. лютной разности соединен с первым
45 входом второго сумматора, второй вход которого соединен с выходом первого блока определения абсолютной разности, выход второго сумматора через последовательно соедйненные первый блок определения вероятности и квадратор соединен с первым входом второго блока сравнения, второй вход кото" рого соединен с выходом второго блока определения вероятности, выход второго блока сравнения соединен с первым входом второго элемента И, второй вход которого соединен с выходом первого блока, вход второго
63 ф блока определения вероятности каждого из К каналов обработки информации соединен с вы,содом первого блока определения разности последующего каяала обработки информации, выход второго элемента И каждого из К каналов обработки информации соединен с соответствующим входом второго элемента ИЛИ,выход которого соединен с вторым выходом устройства (2 .
Однако известные устройства не предполагают использование высокой избыточности результатов телеизмерения для устранения корреляции .между случайными процессами, полученными при К -кратном применении к исследуемому процессу разностного оператора.
Целью изобретения является повышение достоверности контроля телеметрической информации.
Поставленная цель достигается тем, что в устройство, содержащее элемент
ИЛИ и в каждом канале обработки информации блок задержки, вычитатель, элемент И, блок сравнения, квадратор и сумматор, первые входы блока задержки и вычитателя объединены и подключены к первому входу канала обработки информации, выход блока задержки соединен с вторым входом вычитателя, выходы вычитателя и weмента И соединены соответственно с первым и вторым выходами канала обработки информации, первый вход первого канала обработки информации соединен с первым входом устройства,первый выход каждого предыдущего канала обработки информации соединен с первым входом каждого последующего канала обработки информации, вторые выходы каналов обработки информации соединены с соответствующими входами элемента ИЛИ, выход которого соединен с первым выходом устройства, введены делитель, делитель частоты, вычитатель, дешифратор и 8: каждом:канале обработки информации делитель, делитель частоты, блоки памяти, умножитель, в каждом канале обработки инФормации выход врчитателя через последовательно -оединенные делитель частоты и квадратор подключен к первому входу сумматора, выход сумматора соединен с первым входом умножителя, второй вход умножителя соединен с выходом первого блока памяти, выход умножителя соединен с первыми входа40 (П () (г () "()
Щ Р rn-1
=o . 4 +м 4 +...+а < + а -тренд; (С) щ m1 1 0
5 1042 ми делителя и элемента И и с третьим выходом канала обработки информации, выход делителя соединен с первым входом блока сравнения, второй и третий входы которого соединены соответственно с выходами второго и третьего блоков памяти, выход блока сравнения соединен с вторым входом элемента И, вторые входы блока задержки, сумматора, и делителя соединены соответственно 10 с вторым, третьим и четвертым входами канала обработки информации, вторые входы каналов обработки информации объединены с входом делителя частоты и подключены к третьим входам !5 каналов обработки информации, третий выход каждого последующего канала обработки информации соединен с четвертым входом каждого предыдущего канала обработки информации, третий 20 выход первого канала обработки информации соединен с первыми входами делителя и вычитателя, вторые входы ка-. налов обработки .информации .соединены соответственно с входами дешифрато- 25 ра, выход дешифратора соединен с вторым выходом устройства, выход элемента ИЛИ соединен с вторыми входами первого делителя и второго вычитателя выходы которых подключены соответственно к третьему и четвертому выходам устройства..
Блок задержки содержит в каждом регистре памяти триггеры по числу разрядов кода и элемент задержки, первые входы триггеров являются со.ответствующими входами регистров памяти, выходы — выходами регистров памяти, объединенные вторые входы триггеров всех регистров памяти, кроме последнего, соединены с выходом соответствующего элемента задержки, вход элемента задержки предпоследнего регистра памяти объединен вторыми входами триггеров последнего регистра памяти к синхронизирующему входу блока задержки.
Теоретическая основа заключается в том, что для последовательности дискретизированных значений
1, 2, 3..))-К К-разностей, полу50 ченных путем К-кратного применения к исследуемому случайному процессу разностного оператора
g t
У- (2)
К+4()
1 — "(к1„Р
К+4(1 N- К- 1 К+ 1
С
2 (К+.1)+3 2 к+2 (К)
К() N — к К С К
2К-9 2К 2К
Тки)
К+.1
2 К+2 где 5 5, - усредненные суммы (К+4) (К);
2 2 квадратов селектировамных разностей
К-,,го и (К + 1)-ro порядков;
6, - число сочетаний из21 по
I И
Е, Е: - суммирование соответствующих селектированных разностей.
Отношение дисперсий (2) подчинено закону Фишера-Снедекора и быстро сходится с увеличением порядка разности К к нормальному закону со средним, равным нулю и среднеквадратическим отклонением
6 = (2К-3)/(8-К-a) ..(З)
Cfl
Полином f +, который описывается на исследуемом интервале анализа тренд, имеет наивысшую степень
K(rII=k), если для отношения дисперсий (2 ) справедливо следующее неравенство
К 3 (1=(5) (4)
Э (5) 1 )К
МК k+4 ) (5) где F (цК вЂ” снедекоровское отношение дисперсий для уровня значимости S и с числом степеней свободы и = (N-К-1) / (2К + 3) .
При выполнении неравенства (4) оценка дисперсии 0„(У), вычисленной в К-ом канале обработки ин063 ь х — быстроменяющаяся составляющая случайного процесса; селектируются отсчеты, отстоящие друг от друга на интервалы 2К + 3 с индексами 1+К, i+ К+(2 К+3), 1+К+ 2(2К+3), 1+К+3(ЯК+ Э ), ..., К+1 а для последовательности Ь ! = 1,2,3,... N-К-1 (К + 1)-х разностей селектируются значения с индексами t+ К+1,1+ К+1+(2 (К+ ()+3), it К+1+
+2(2(К+1)+3), 1+ К+(+ 3(2(КМ)+3),... и определяется отношение дисперсий в соседних каналах обработки информации:
1.
2 1 1
"д „=д Yq )-д "(„ g)qq
3 . 2 2 и ;+2= 1+2 "(1 2)19 (5)
К+1 K Ky д у;,„=д у;,к д "((;+к)1{2(к+1)+зя
7. 104206 формации, представляет собой оценку дисперсии быстроменяющейся ,(шумовой ) составляющей исследуемо, го случайного процесса р К
P г,, в то .время . как оценка ! дйсперсии 01C j,âû÷èñëåHíîé в первом канале, характеризует дисперсию суммарного процесса (1).
Отношение дисперсий о =, предK(3
1L>3 10 ставляет собой модифицированный крите. рий Аббе (1т, а разность D р „ -ркт т характеризует оаенку дисперсии тренда. з 15
На фиг.1 приведена структурная схема устройства; на фиг.2 - структурная- схема блока задержки; на фиг.3графики, поясняющие работу устройства.
Устройство содержит блоки 1 задержки, вычитатели 2, квадраторы 3, 20 сумматоры 4, делители 5 частоты на (2К + 3), блоки 6 памяти, умножители
7, делители 8, блоки 9 сравнения,блоки 10 и 11 памяти, элемент 12 И, ка25, налы 13 обработки информации, дешифратор 14, элемент 15 ИЛИ, делитель
16, вычитатель 17, делитель 18 частоты, входы 19 и 20 устройства, входы
21 блоков 1 задержки, выходы 22, 23 и 24 соответственно делителей 5 часто-З0 ты, умножителей 7, блоков 1 задержки, выходы 25, 26, 27 и 28 устройства.
Блоки 1 задержки включают в себя регистры 29 памяти, которые состоят из триггеров 30 и элементов 31 за- 35 держки.
Работа устройства состоит. в следующем. и
Информационный параметр, достоверность восстановления которого на 40 приемной стороне необходимо оценить, подают на вход20 устройства. Исследуемый случайный процесс S+, представленный в цифровой форме, подвергает ся последовательной обработке в вы- 45 читателях 2, где определяются разности между непосредственно поступающими и задержанными в блоках 1 задержки значениями:
3 8
Блоки 1 задержки, число которых равно (К + 1), обеспечивает задержку по B реме ни зна чений исследуемого процесса, соответствующую интервалам 5 Т, 7 f, 9 Т...2(K + 1) Т, где дТ. = 1„+1 - и - период следова" ния синхронизирующих импульсов (фиг.3, вход 19). Разности, вычисленные в вычитателях 2, поступают на вход соответствующих делителей 5 частоты, осуществляющих с целью устранения корреляционной зависимости прореживание в (2К + 3) раз значений преобразованных случайных процессов:
il5p н5р 1+5(p+1) г д1., У +1 7Р 1+1+1Р 11+Т(Р+1)
1+2+9р 1+2+9р 112 9(р+1) К+1 К
i+K+(2 (К+1 )+3) Р МК+(2(К+1)+3)Р
К (ь)
1+K+(2(K+1)+3J (P+1) где р = 0,1,2,3...
Разности (6) между селектированными значениями преобразованных случайных процессов возводятся в квадраторах
3 в квадрат и накапливаются в сумматорах 4 за установленные делителем
18 частоты интервалы усреднения, обеспечивающие накопление в .сумматоре 4 первого канала обработки информации N значений случайного процесса д „+5р . Осреднение и нормирова1 . ние вычисленных сумм квадратов (2) производится в умножителях 7 путем умножения на соответствующие коэффициенты 2К + 3 02K (N-К), храняк щиеся в блоках 6 памяти. В делителях
8 определяются отношения средних квадратов селектированных разностей, вычисленных в предшествующем и в последующем каналах обработки информа ции. Результаты деления сравниваются в блоках 9 сравнения со значениями
/F.><, F, 10 памяти. При нахождении результата деления в пределах установленных допусков, определяемых неравенством (4) и задаваемых блоками 10 и 11 памяти,.на выходе блока 9 сравнения К-го канала формируется сигнал, открывающий элемент И 12 для прохождения рценки среднего квадратов разностей, вычисленного в сумматоре 9 104206 4 на вход умножителя 7. После осреднения и нормирования в умножителе 7 среднего квадратов разностей коэффициентом 2к+3/С (М-К) оценка дисперсии О„ = О„- - быстроменяющейся составляющей случайного процесса вывадится через элемент ИЛИ 15 на выход 28 устройства и поступает .на соответствующий номеру канала обработки информации вход дешифратора 14, íà 10 выходе которого формируется код наивысшей степени полинома f""(й). Нормированное среднее квадратов разности между селектированными значениями, вычисленное в первом канале обработ- 15 ки информации pic) 2(N4) (i+5p +а(р1)) поступает на входы делителя 16 и вычитателя 17. На выходе делителя 16 20 1 определяют статистику e(, = Окг 1/ /01г g, представляющую собой модифицированный критерий Аббе, а на выходе вычитателя 17 - дисперсию тренда: 1 (25 Ог - 1 - О„ „1- Окг.„ . (8) Работа блока 1 задержки заключена в следующем. Значения случайного процесса, пред ставленные и .-разрядным двоичным 30 кодом, записываются в первый регистр 29 памяти (фиг.2) Запись производится параллельным кодом, при,котором в каждый из триггеров 30 записывается соответствующий разряд кода. Импуль- З5 сами синхронизации (фиг.3, вход 19) h --разрядный двоичный код значения случайного процесса, записанный в первом регистре 29 памяти, последовательно переписывается в последующие регистра памяти. При этом в вычитатель 2К-го канала поступает из блока 1 задержки .значение случайного К- Г процесса g y. „(,. 1(„1) и I задержанное относительно значения, поступающего íà его второй вход, на 2 +3 тактов, определяемых импульсами синхронизации.. После вывода числа из (2К + 3)-ro регистра памяти и обнуления его триггеров соответствующим j-ым импульсом синхронизации тем же синхроимпульсом, но прошедшим через (2К + 2) элемент 31 задержки, переписывается число из (2К + 2) регистра 29 памяти в (2К + 3) регистр. Ъ Перезапись значения j-м импульсом синхронизации, задержанным в элементах задержки 31, производится до тех пор, пока не перепишется значение из первого регистра памяти во второй. При этом в первый регистр 29 памяти записано следующее значение дискретизированного случайного процесса. Предлагаемое устройство позволяет за счет устранения корреляции между случайными процессами, полученными в результате последовательного разностного преобразования, по результатам измерений, обладающих избыточностью, повысить достоверности определения степени полинома, описывающег ro поведение информационного параметра, и достоверность критерия Аббе, оценок дисперсий быстроменяющейся и медленноменяющейся составляющих исследуемого случайного процесса. 1042063 1042063 1042063 22 2у, 22 Составитель И.Нйкуленков Редактор М.Дылын Техред И.Иетелева, Корректор Л.Бокаан Заказ 7132/51 Тираж 618 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Филиал ППП "Патент", г.. Ужгород, ул. Проектная, 4
