Цифровой коррелятор

 

ЦИФРОВОП КОРРЕЛЯТОР, содержащий N-разрядную (.по числу каналов j цифровую линию задержки, первый и второй триггеры, первый элемент ИЛИ, а также в каждом канале блок умножения , канальный счетчик, канальный элемент-ИЛИ и канальный элемент И, отличающийс я тем, что, с целью расширения функциональных воэм можнОстей за счет возможности определения оценки максимального значения взаимно корреляционной функции и повышения быстродействия,в него введены преобразователь кода, первый и -второй регистры, . вьгчихающий : счетчик, делитель частоты, ключ, переключатель, элемент И, второй элемент ИЛИ и блок управления, первый вход которого подключен к выходу первого элемента ИЛИ, первый выход блока управления соединен с управляющими входами регистров,установочные входы которых соединены с первым входом второго элемента ИЛИ, а также с первым входом первого триггера и подключены к второму выходу блока управления, третий выход которого соединен со вторым входом второго элемента ИЛИ, выход которого соединен с первым входом второго триггера и установлеиньлми входами вычитающего счетчика и делителя частоты, счетный вход которого объеди: иен с информационным входом ключа и подключен к четвертому выходу блока управления, управляющий вход ключа объединен со вторыгли входами триггеров и подключен к выходу делителя частоты, выход ключа соединён с управляющим входом N-разрядной цифровой линии задержки, вход которой соединен с выходом переключателя, первый информационный и управляющий входы которого соединены соответственно с выходом М-разрядной цифровой линии задержки и выходом первого триггера, второй информационный вход переключателя является первым входом устройства, информационнь1е S входы первого регистра соединены с соответствующими разрядными выходами вычитающего счетчика, счетный вход которого подключен к выходу элемента И, информационные входы второго регистра соединены с соответствуюмими , выходами преобразователя кодов, входы которого объединены с соответству ющими входами первого элемента ИЛИ и подключены к выходам соответствующих канальных счетчиков всех каналов сд ьэ м установленные входы которых объедине ны и подключены к выходу второго элемента ИЛИ, счетный вход канальI ного счетчика каждого канала, подключен к выходу канального элемента И своего канала, первый вход канального элементами каждого канала подключен к выходу канального элемента ИЛИ своего канала, вторые входы каначьннх элементов И всех каналов и первый вход элемента И объединены и подключены к четвертомь выходу блока управления, второй н третий входы которого являются соответ ственно вторым и третьим входами устройства , первые входы канальных эле-t ментов ИЛИ всех каналов и второй вход элемента И- объединены и под

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСтИЧЕСНИ

РЕСПУБЛИК (8И G 06 F 15/336

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСИОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3449936/18-24 (22) 22.03;82 (46) 30.09.83. Бюл. 9 36 (72) В.В.Сбродов, В.П.Свиридов, С.A.Øàíèí и Ю.В.Мамаев (71) Куйбышевский ордена Трудоного Красного Знамени политехнический ин ститут им. В.B.Куйбышева (53) 681 ° 3(088 ° 8) (56) 1. Патент США 9 4151511, кл. G. 06 F 15/34, 1979.

2. Авторское свидетельство СССР

9 524183, кл. G 06 F 15/336, 1976. (54)(57йЦИФРОВОЙ КОРРЕЛЯТОР, содержащий К -разрядную (по числу каналов) цифровую линию задержки, первый и второй триггеры, первый элемент ИЛИ, а также в каждом канале блок умножения, канальный счетчик, канальный элемент ИЛИ и канальный элемент И, отличающийся тем, что, с целью расширения функциональных воз можностей за счет возможности определения оденки максимального значения взаимно корреляционной функции и повышения быстродействия,в него нведены преобразователь кода, первый и второй регистры, вычитающий счетчик, делитель частоты, ключ, переключатель, элемент И, второй элемент ИЛИ и блок управления, первый вход которого подключен к выходу первого элемента ИЛИ, первый выход блока управления соединен с управляющими входами регистров, установочные входы которых соединены с первым входом второго элемента ИЛИ, а также с первым входом первого триггера и подключены к второму выходу блока управления, третий выхоц которого соединен со вторым входом второго элемента ИЛИ, выход которого соединен с первым входом второго триггера и установленными входами вычитающего счетчика и делителя частоты, счетный вход которо-о объеди нен с информационным входом ключа и подключен к четвертому выходу блока управления, управляющий вход ключа объединен со вторыми входами триггеров и подключен к выходу делителя частоты, выход ключа соединен с управляющим входом N †разрядн цифровой линии задержки, вход которой соединен с выходом переключателя, первый информационный и управляющий входы которого соединены соответственно с выходом Й-разрядной цифровой линии задержки и ныходом первого триггера, второй информационный вход переключа — åëÿ является гервым входом устройства, инфорМационные щ входы первого регистра соединены с соответствующими разрядными выходами .зычитающего счетчика, счетный вход которого подключен к выходу элемента

И„ информационные входы второго регистра соединены с соответствующими, выходами преобразователя кодов, входы которого объединены с соответству ющими входами первого элемента ИЛИ и подключены к выходам соответствующих канальных счетчиков всех каналов установленные входы которых объедине Д ны и подключены к выходу второго элемента ИЛИ, счетный вход каналь ного счетчика каждого канала, под- ключен к выходу канального элемен- (Щ та И своего канала, первый вход канального элемента.;И каждого канала подключен к ныхоцу канального элемента ИЛИ своего канала, вторые входы каначьньх элементов И всех каналов и первый вход элемента И объединены и годключены к четвертому выходу блока управления, второй н третий входы которого являются соответственно нторым и третьим входами устройства, первые входы канальных элементов ИЛИ всех каналов и второй вход элемента И объединены и под1045233

2О

ЗО ключены к выходу второго триггера, второй нход канального нлемента ИЛИ канщого канала подключен к выходу блока умножения своего канала, первые входы блоков умножения всех каналов объединены и являются четвертым входоМ устройства, а вторые входы блоков умножения всех каналов подключены к выходам соответствующих разрядов М -разрядной цифровой линии задержки .

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления содержит первый однонибратор, вход которого, объединен с первым входом первого элемента ИЛИ и подключен к первому входу блока, выход одновибратора объединен с входом элемента задержки и подключен к первому выходу блока, выход элемента задержки соединен с первым входом ГО,- Ого элеме 11та ИЛИ, второй вход которого объединен с вторым нходом первого элемента ИЛИ и подключен к выходу нторого однонибратора, вход

Изобретение относится к автоматике и вычислительной технике и может быть использовано в корреляционных экстремальных системах.

Известен цифровой коррелятор, содержащий два регистра сдвига, входы каждого из которых подключены к выходам переключателей, первые входы переключателей являются входами устройства, а вторые входы подсоединены к выходам соотнетстнующих регистров сдн.;га, которые одновременно подсоединены к двум входам схемы сравнения, выход схемы сравнения соединен с входом счетчика, разрядные выходы которого соединены с информационными входами запоминающего устройства, выходы запоминающего устройства подключены к первым входам устройства сравнения, вторые входы которого подключены к выходам устройства фиксации, входы устройства фиксации и адресные входы запоминающего устройства соединены с выходами устройства адресации, выход хронизатора, выход устройства сравнения, управляющие нходы переключателей, регистров сдвига, схемы сравнения, устройства адресации и напоминающего устройства подключены к устройству управления P 1).

Недостатком данного устройства является малое быстродействие вследствие последовательной обработки информации н нем. которого подключен к выходу первого триггера, нулевой вход которого объединен с установочным входом счетчика, третьим входом первого элемента ИЛИ и выходом третьего элемента ИЛИ и подключен к второму выходу блока, ныход второго элемента

ИЛИ является третьим выходом блока, единичный вход первого триггера подключен к ныходу счетчика, информационный вход которого объединен с выходом элемента И и подключен к четнертому выходу блока, первый и второй входы элемента И соединены соответственно с выходом генератора тактовых импульсов и выходом второго триггера, нулевой вход которого подключен к выходу перного элемента ИЛИ первый и второй входы третьего элемента ИЛИ соединены соответственно с выходами третьего и четвертого, одновибраторов, вход третьего одновибратора и единичный вход второго триггера являются соответственно вторым и третьим входами блока.

Наиболее близ ким к предлагаемому по технической сущности является устройство, содержащее аналого-цифровой преобразователь (@IIII ), выход которого подключен к входу цифровой линии з адержки, параллельные выходы которой через вентили соединены с входами трехвходовых элементов ИЛИ, выходы трехвходоных элементон ИЛИ через преобразователи код — временной интервал подключены к первым входам блоков умножения, вторые входы кото1 рых подключены к выходу преобра зователя напряжение-частота (ПНЧ), 15 к выходам блоков умножения подсоединены счетчики, выходы. которых соединены с входами дешифраторов переполнения, выходы дешифратора переполнения подключены к первым входам канальных триггеров, к первым входам элементов И и входам многовходового элемента ИЛИ, выход которого подключен ко второму входу установочного триггера и установОчным входам счетчиков, выхоцы канальных триггеров соединены с управляющими входами первой группы вентилей, вторыми входами элементов И и первыми входами двухвходовых элементов ИЛИ, вторые входы которых объединены и подключены к выходу установочного триг гера и выходы соединены с управляю;щими входами второй группы вентилей, выходы элементов И соединены с входами индикаторов значений сдвига, 1045233 первый вход установочного триггера, вторые входы канальных триггеров, управляющие входы АЦП, ПНЧ И цифровой линии задержки подклк-:.чены к выходам блока управления (2).

Однако известное устройство определяет только сдвиг между обрабатываемыми последовательностями, не определяя степень корреляционной связи между ними, что недостаточно, например, при построении корреляци- 1О онных экстремальных систем и обусловливает низкие функциональные возможности устройства, Кроме того, это устройство имеет малое быстродействие вследствие двухэтапного режима рабо- 15 ты (грубо .и точно) .

Цель изобретения — расширение функциональных возможностей за счет возможности определения оценки максимального значения взаимно корреляционной функции.

Поставленная цель достигается тем, что в цифровой коррелятор, содержащий М вЂ разрядн (по числу каналов) цифровую линию задержки, первый и второй триггеры, первый элемент ИЛИ, а также в каждом канале блок умножения, канальный счетчик, канальный элемент ИЛИ и канальный элемент И, введены преобразователь кода, первый и второй регистры, вычитающий счетчик, делитель частоты, ключ, переключатель, элемент И, второй элемент ИЛИ и блок управления, первый вход которого подключен к выходу первого элемента. ИЛИ, первый выход бло- Зз ка управления соединен с управляющими входами регистров, установочные выходы которых объединены с первым входом второго элемента ИЛИ, а также с первым входом первого триггера и 3Q подключены к второму выходу блока управления, третий вь1ход которого соединен со вторым входом второго элемента ИЛИ, выход которого соединен с первьм входом второго триггера, и установочными входами вычитающего счетчика и делителя частоты, счетный вход которого объединен с информационным входом ключа и подключен к четвертому выходу блока управления, управляющий вход ключа объединен со вторыми входами триггеров и подключен к выходу делителя частоты, выход ключа соединен с управляющим входом Й вЂ разрядн цифровой линии задержки, вход которой соединен с выходом переключателя, первый информационный и управляющий входы которого соединены соответственно с выходом К-разрядной цифровой линии задержки и выходом первого тригге- 60 ра, второй информационный вход переключателя является первым входом устройства, информационные входы первого триггера соединены с соответствующими разрядными выходами вычитаю- щего счетчика, счетный вход которого подключен к выходу элемента И, информационные входы второго регистра соеди:.ены с соответствующими выходами преобраз ователя кодов, входы которого объединены с соответствующими входами первого элемента ИЛИ и подключены к выходам соответствующих канальных счетчиков всех каналов, установочные входы которых объединены и подключены к выходу второго элемента ИЛИ, счетный вход канального счетчика каждого канала подключен к выходу канального элемента И своего канала, первый вход канального элемента И каждого канала подключен к выходу канального элемента ИЛИ своего канала, вторые входы элементов И всех каналов и первый вход элемента И объединены и подключены к четвертому выходу блока управления, второи и третий входы которого являются соответственно вторым и третьим входаМи устройства, первые входы канальных элементов ИЛИ всех каналов ii второй вход элемента И объединены и подключены к выходу рого :.риггера, второй z.õoä канального элемента ИЛИ каждого канала подключен к выходу блока умножения своего канала, первые входы блоков умножения всех каналов объединены и являются четвертым входом устройства, à вторые входы блоков умножения зсех кана oB подключены к выходам соответствующих разрядов g -раз— рядной цифровой линии задержки.

Кроме того, блок управления содержит первый одновибратор, вход которого объединен с первым входом перво -o элемента ИЛИ и подключен к первому входу блока, выход одновибратора объединен с входом элемента задержки и подключен к первому выходу блока, выход элемента задержки соединен с первым входом второго элемента ИЛИ,, второй вход которого объединен со вторым входом первого элемента ИЛИ и подключен к выходу второго одновибратора, вход которого подкжочен к выходу первого триггера, нулевой вход которого объединен с установочным входом счет чика,. третьим входом первого элемента ИЛИ и выходом третьего элемента ИЛИ и подключен ко второму выходу блока, выход второго элемента ИЛИ является третьим выходом блока, единичный вход первого триггера подключен к выходу счетчика, информационный вход которого объединен с выходом элемента И и подклюЧен к четвертому выходу блока, первый и второй входы элемента И соединены соответственно с выходом генератора тактовых импульсов и выходом второго триггера, нулевой

1045 233 сов,. выход которого через элемент

И 28 подключен к выходу 25 блока и входу счетчика 29, выход которого соединен с единичным входом тригге. ра 30, -выход:триггера 30 через одновибратор 31 подключен. к первым вхо15 дам элементов ИЛИ 3,2 и 33, выход блока. 15 устройства подключен ко второму входу элемента ИЛИ 33 и через последовательно соединенные одновибратор 34 и элемент 35 задержки - ко второму входу элемента ИЛИ 32, выход которого подключен к выходу 24 блока, выход .одновибратора 34 подключен также к выходу 2 6 блока, третий вход элемента ИЛИ 33-, установоч-. ный вход счетчика 29., нулевой вход триггера 30 и,выход 23 блока объединены и подключены к выходу элемента ИЛИ 36, к входам которого подключены одновибраторы 37 и 38, вход од; новибратора 38 соединен с вторым входом К импульсов кадровой развертки блока, третий вход С импульсов строчной развертки блока подключен к единичному входу. триггера 39, нулевой вход которого соединен с выходом элемента ИЛИ 33, а выход — со вторым входом элемента И 28. Так как коррелятор предназначен для работы в составе с формирователем сигналов, изображения (ФСИ) для их синхрониза-!

40 ции на блок 16 управления коррелятором подаются импульсы кадровой (вход К) и строчной (вход С) разверток с ФСИ. Все функциональные узлы блока 16 выполнены на унифи45 цированных логических элементах

564-й серии.

Устройство содержит цифровую ли.нию 1 задержки, состоящую из двух регистров 2 и.3 сдз.ига, параллельные выходы которой подключены к пер вым входам блоков 4 умножения, вторые входы которых объединены и являются первым входом 5 устройства,. выходы блоков 4 умножения подключе.— ны .к первым .входам канальных элементов ИЛИ 6, вторые входы которых и первый вход элемента И 7 объединены.и подключены к выходу первого .триггера 8, выходы канальных элементов ИЛИ б соединены с первыми входами канальных элементов И 9, выходы которых соединены с входами канальных счетчиков 10, установочные.входы которых, установочные входы делителя 11 частоты, вычитающего счетчика 12 и первый вход первого триггера 8 объединены и подключены к выходу первого. элемента. ИЛИ 13, выходы канальных счетчиков 10,подсоединены к входам преобразователя 14 кодов . и входам второго элемента ИЛИ 15, выход которого подсоедннен к первому входу блока 1б-управления, выходы преобразователя 14 кодов подключены к входам первого регистра 17 счетный вход вычитающего счетчика 12 подключен к выходу элемента И 7, а выходы — к информационным входам регистра 18, вход цифровой линии 1

-задержки, которым является вход регистра 2 сдвига, подсоединен к выходу переключателя 19, первый вход. которого является входом 20 устройства, второй вход подключен к выходу цифровой линии 1 задержки, а управляющий вход — к выходу триггера 21, первый вход которого,второй вход триггера 8 и управляющий: вход ключа 22 объединены и подключены к выходу делителя 11 частоты, управляющий вход цифровой линии 1 задержки подсоединен к выходу счетчика 22, первый выход 23 блока 16 управления подключен к первому входу первого общего элемента ИЛИ 13, второму входу триггера 21 и установочным входам регистров 17 и 18,,второй выход 24 — ко второму входу общего элемента ИЛИ 13, третий выход 25 — к входу ключа 22, счетному входу делителя 11 частоты и вто

55 вход которого подключен к выходу первого элемента ИЛИ, первый и второй. входы третьего элемента ИЛИ сое дине ны соответственно с выходами третьего и четвертого одновибраторов, вход третьего одновибратора и единичный вход второго триггера являются соответственно вторым и третьим входами блока.

На фиг.1 представлена структурная схема устройства, на фиг.2 — струк-. .турная схема блока управления. рым входом канальных элементов И 9 и элемента 7, четвертый выход 26 к управляющим входам регистров 17 и 18. Второй и третий входы блока 16 управления являются соответственно

5 третьим и четвертым входами устройства.

Блою 16 управления (фиг. 2 ) coдержит генератор 27 тактовых импульБлок 16 работает следующим образом.

При поцаче напряжения питания на устройство одновибратор 37 вырабатывает импульс, который устанавливает в нулевое состояние счетчик 29, триггер 30 и 39 и. поступает на выход 23 блока. При поступлении с ФСИ первого импульса строчной развертки, соответствующего началу базовой строки изображения и, следовательно. началу базовой случайной двоичной последовательности, поступающей на вход 20 коррелятора, триггер 39 устанавливается в единичное состояние и импульсы с генератора 27 тактовых импульсов через открытый элемент

И 28 начинают поступать на выход 25 блока и на счетчик 29. Емкость счет1045.233

40 Предлагаемое устройство работает следующим образом.

Перед началом цикла измерений с выхода 23 блока 16 управления поступает команда "Начальная установка", по которой устройство принимает ис- 55 ходное состояние. Триггер 21 принимает такое состояние, при котором вход цифровой линии 1 задержки через переключатель 19 оказывается подключенным к входу .20 устройства. 60

На выходе триггера 8 устанавливается нулевое состояние. В нулевое состояние устанавливаются и регистры 17 и 18, канальные .счетчики 10

1 и делитель 11 частоты, н результате чика равна М (где К вЂ” длина обрабатываемых случайных последовательностей1. Через Й тактов, сигнал с ныхода счетчика 29 устанавливает триггер 30 в единичное состояние. Выходной сигнал триггера 30 поступает 5 на одновибратор 31, который вырабатывает импульс, поступающий через элемент ИЛИ 32 на выход 24. блока и через элемент ИЛИ 33 на триггер 39..

Триггер 39 устанавливается в нулевое состояние, закрывая элемент И 28

Поступление тактовых импульсов на выход 25 блока прекращается.

При поступлении с ФСИ второго импульса строчной развертки, соответ- 15 ствующего первой текущей строке изоб. ражения и, следовательно, первой текущей случайной дноичной последовательности, поступающей на вход 5 коррелятора, триггер 39 устанавливается им в единичное состояние, и импульсы с генератора 27 через открытый элемент И 28 начинают .поступать на выход 25 блока. При .переполнении одного из счетчиков. 10 .коррелятора сигнал с его выхода через элемент

ИЛИ 15 поступает на одновибратор 34 и через элемент ИЛИ 33 — на триггер 39,который устанавливается в нулевое состояние, закрывая элемент .И 28. Поступление тактовых импульсов на выход 25 блока прекращается. Им-, пульс,. выработанный однонибратором 34, поступает. на выход 26 блока и задержанный схемой 35 через элемент

ИЛИ 32 — на выход 24 блока. 35

При поступлении с ФСИ следующего импу льс а строчной раз ве ртки, сооТ нетствующего следующей текущей строке изображения, блок 16 управления

- коррелятором работает аналогичным образом.

В конце кадрового .периода развертки с ФСИ подается сигнал на одновибратор. 37, который вырабатынает импульс, устанавливающий устройство в 45 исходное состояние. Преобразователь

14 кодов преобразует десятичный позиционный код с выходов счетчиков 10 в двоичный код. чего ключ 22 оказывается открытым.

Вычитающий счетчик 12 устанавливается в единичное состояние.

Затем с выхода 25 блока 16 управ— ления на устройство подаются тактовые- импульсы. Производится запись базовой случайной двоичной последовательности, поступающей синхронно с тактовыми импульсами с входа 20 устройства, н цифровую линию 1 э адержки..Через М тактов выходной триггер делителя 11 частоты переклю"чается в единичное состояние, закрывая ключ 22. Поступление тактовых импульсов в цифровую линию 1 задержки прекращается. Одновременно переключаются триггеры 21 и. 8. Смена состояния выхода триггера 21 приво-. дит к тому, что переключатель 19 принимает такое положение, при котором регистр сдвига цифровой линии 1 задержки оказывается замкнутым с кольцом.

После записи базовой случайной последовательности в цифровую ли нию 1 э адержки производится определениее корреляционной свяэ и и сдв иra между базовой последовательностью и - текущими последовательностями, поступающими на вход 5 устройства.

По команде "Сброс" с выхода 24 блока.16 управления обнуляются делитель

11 частоты, канальные счетчики 10 и триггер 8, вт йтающий счетчик 12 устанавливается в единичное состоя,ние, ключ 22 открывается, а переключатель 19 остается в прежнем состояник, замыкая регистр сдвига цифровой линии 1 задержки в кольцо. После команды "Сброс" на устройство с выхода 25 блока 16 управления подаются тактовые импулйсы, сдвигающие информацию н цифровой линии 1 задержки и стробирующие канальные элементы И 9. Синхронно. с тактовыми импульсами с входа 5 устройства на входы блока 4 умножения поступает первая текущая случайная двоичная последовательность, где перемножается с базовой последовательностью.

Результаты перемножения через канальные элементы ИЛИ 6 поступают на нходы канальных элементов И 9, которые по вторым входам стробируются тактовыми импульсами. Импульсы сонпадений подсчитываются н канальных счетчиках 10, причем запись в счетчики 10 осуществляется по передним фронтам тактовых импульоон, а сдвиг информации в цифровой линии 1 задержки по задним фронтам. Через Й тактов в канальных счетчиках 10 будут зафиксированы ординаты ВКФ базовой и первой текущей последовательностей.

В это время выходной триггер делителя 11 частоты переключается н еди- ничное состояние, закрывая ключ 22

1045 3 и опрокидывая триггер 8. Поступление тактовых импульсов в цифровую линию 1 задержки прекращается, а единичный потенциал с выхода триггера 8 подается на вход элемента И 7 и через канальные элементы ИЛИ 6 на входы 5 элементов И 9. Тактовые импульсы через элементы И 9 начинают поступать одновременно на дополнение, всех канальных счетчиков 10 и через элементы И 7 на вход вычитающего счетчи- 10 ка 12. Первым переполняется канальный счетчик 10, в котором была зафиксирована максимальная ордината

НКФ. Сигнал с его выхода через элемент ИЛИ 15 поступает на блок 16 управления, по этому сигналу подача тактовых импульсов прекращается. Десятичный позиционный код с выходов счетчиков 10 соответствует сдвигу между базовой и текущей обрабатываемыми последовательностями, а число, записанное в вычитающем счетчике 12максимальной ординате ВКФ. Преобразователь 14 кодов преобразует десятичный код В двоичный ° По команде с выхода 26 блока 16 управления значение временного сдвига между последовательностями с выходов преобразователя 14 кодов и значение мак— с ималь ной ординаты ВКФ с выходов счетчика 12 переписываются в выходные регистры 17 и 18 соответственно.

Аналогично производится сравнение базовой последовательности со следующими текущими последовательностями.

Таким образом, предлагаемое устройство обладает большими функциональными возможностями и большим быстродействием. Это достигается тем, что вместе с определением сдвига между сравниваемыми последовательностями определяется максимальная ордината ВКФ этих последовательностей

Быстродействие устройства повышено вследствие того, что интересующие параметры определяются за один цикл вычисления ВКФ, тогда как в прототипе конечный результат определяется за два, цикла вычисления ВКФ, соответствующих этапам "Грубо и Точно".

Предлагаемое устройство можно. применять при создании широкого класса корреляционньж экстремальных систем.

1045233.

Составитель A. Иванова

Редактор Л.Пчелинская Техред Т,. Маточка

Корректор Г.Решетник

Подписное

Филиал ППП "Патент", r.Óæãîðoä, ул. Проектная, 4

Заказ 7555/51 Тираж 706

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5