Буферное запоминающее устройство

 

БУФЕРНОЕ- ЗАПОМИНАКЛЦЕЕ УСТРОЙСТВО, содержащее накотггепь, информационные входы и выходы которого являются соответственно информационными входами и выходами устройства, первый и второй адресные входы накопитегш поо кпючены к выходам соответственно первого и второго дешифраторов, первые входы первого и второго дешифраторов являются соответственно первым в вторым управляющими входами устройства, второй вход первого дешифратора пощсюочен к первому выходу . счетчика, второй вход второго дешиф тора подключен к Первому выходу второго счетчика, вторые выходы первого и второго счетчиков подключены к входам блока сравнения, тактовый вход первого счетчика подключен , к первому входу первого дешифратора, триггерь, элементы Н, элементы ИЛИ, элемент И-НЕ и элемент НЕ, о т и в чающееся, тем, что, с хюлыо ij -vj - ,- -,.,.,. / расшнр«1ия областя применения за счет запсмннания информации, поступаюшей после переполненвя накопителя, тактовый вход второго счетчика подключен к выходу первого элемента ИЛИ, первь1й ьход которого подключен к выходу первого апемента И, второй и третий входы 1)ервого элемента ИЛИ подключены к выходам соответственно второго в третьего элементов И, первые входы KOTOI&IX 1годклк чевы к первому входу второго элемента ИЛИ и к первому входу второго дешифратора , второй вход второго элемента И подключен к выходу элемента НЕ, вход которого подключен к выходу блока срав§ нения, к первс лу входу четвертого элемента И и к первому входу первого алегО ) мента И, второй вход которого подкюо чен к выходу первого триггера и к втос рому входу третьего элемента И, третий вход первого элемента И подключен к а тактовым входам в третьего триггеров, сбросовому входу вторсач) триггера в к тактовому входу первого счетчика, второй вход второго элемента ОИЛИ является третьим управляющим вхоi дсял устройства в подключен к установоч90 ному эходу второго триггера и к сбросо:;i сл вым входам первого в второго счетчиков, выход второго элемента ИЛИ подключен к сбросоому входу первого триггера, выход третьего триггера являетсяуправляющим входсм устройства.

09) (fff

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН, 3(sg 11 С 9/00

ПО ДЕЛАМ ИЗОБРЕТЕНИИ И ОТНРЫТИИ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР, (21 ) 341 9855/1 8-24 (22) 09.04.82 (46) 15.10.83. Бюп. % 38 (72) М.А.Апексеева, В. П. Дрожжинов и Ю.А.Трофимов (53) 681.327.6 (088;8) (56) 1. Авторское свидетепьство СССР

М 583476, кп. G 11 С 11/00, 1976, . 2. Авторское свидетепьство СССР

М 583478, кп. С(11 С 11/00, 1976(прототип). (54) (57) БУФЕРНОЕ ЗАПСМИНАКНЦЕЕ

УСТРОЙСТВО, содержащее накопитепь, информационные входы и выходы которого являются соответственно информационными входами и выходами устройства, первый и второй адресные входы накопитепя под -: кпючены к выходам соответственно первого и второго дешифраторов, первые входы первого и второго дешифраторов явпяются соответственно первым и вто рым управляющими входами устройства, второй вход первого дешифратора подключен к первому выходу nepsoro счетчика, второй вход второго дешифратора подкпю.. чен к первому выходу второго счетчика, вторые выходы лэрвого и второго счетчи ков подкпючены к входам бнока сравнения, тактовый вход первого счетчика подкпючен к первому входу первого дешифратора, триггеры, эпементы И„эпементы ИЛИ, эпемент И-HE и эпемент НЕ, о т д s. ч а ю щ е е с я. тем, что, с цепью расширения обпасти применения за счет запоминания информации, оступакхцей поспе перепопнения накопитеня, тактовый вход второго счетчика подкпючен к выходу первого эпемента ИЛИ, первый вход которого подкпючен к выходу первого эде мента И, второй и третий входы:".первого эпемента ИЛИ подкпючены к выходам соответственно второго и третьего эпе ментов И, первые входы которых подкпючены к первому входу второго эпемента

ИЛИ и к первому входу второго дешифратора, второй вход второго эпемента И подкпючен к выходу эпемента НЕ, вход которого подкпючен к выходу бпока сраи пения, к первому. входу четвертого эпю- Я мента И и к первому входу первого эпемента И, второй вход которого подкпючен.к выходу первого триггера и к второму входу третьего эпемента И, третий вход первого эпемента И подкпючен а тактовым входам первого и третьего триггеров, сбросоваму входу второго триггера и к тактовому входу первого счетчика, второй вход второго эпемента

ИЛИ явпяетса третьим-управпяющим вхо дом устройства и подкпючен к установочному входу второго триггера и к сбросо вым входам первого и второго счетчиков, выход второго эпемента ИЛИ подкпючен к сбросовому входу первого триггера, выход третьего триггера явпяется управ- пяющим входом устройства.

104851 5

Изобретение относится к запоминающим устройствам и может быть использовано в системах приема и передачи дискретной информации.

Известно буферное запоминающее уст- 5 рьйство (БЗУ), содержащее накопитель, блоки формирования адресов записи и считывания, схему сравнения адресов записи и считывания, элементы И и ИЛИ, в котором индикация занятости осуществ- 10 ляется путем сравнения адресов записи и считывания tlj .

Недостатком этого БЗУ является прекращение записи новой информации при заполнении накопителя. f5

Наиболее близким по технической сущности к изобретению является буферное запоминающее устройство, содержащее накопитель, счетчик записи, счетчик считывания, схемы сравнения, элементы И 20 и ИЛИ, триггеры и дешифраторы.

После заполнения накопителя (достижения счетчиком записи максимального значения), формируется сигнал переполнения, и запись вновь поступающей информа« 5 ции прекращается. Потери адреса записи при неравномерном поступлении сигналов .записи и считывания не происходит (2) .

Недостатком такого устройства является потеря новой, наиболее важной ин- 30 формации при ее непрерывном дальнейшем поступлении.

Целью изобретения является расшире.ние области применения эа счет запоминания информации, поступающей после 35 переполнения накопителя.

Поставпейная цепь достигается тем, что в буферном запоминающем устройстве, содержащем иакопитепь, информационные

ВхОды и Вы хОды кОтОрОгО яВпяются соОт 40 ветственно информационными входами и выходами устройства, первый и второй адресные входы накопителя подключены к выходам соответственно первого и второго дешифраторов, первые входы пер- 45 вого и второго дешифраторов являются соответственно первым и вторым управляющими входами устройства, второй вход первого дешифратора подключен к первому выходу первого счетчика, второй вход

50 второго дешифратора подключен к первому выходу второго счетчика, вторые выходы первого и второго счетчиков подключены к входам блока сравнения, тактовый вход первого счетчика подключен к первому входу первого дешифратора, триггеры,. 55 элементы И, элементы ИЛИ, элемент ИНЕ и элемент НЕ, тактовый вход второго счетчика подключен к выходу первого епемента ИЛИ, первый вход которого подключен к выходу первого элемента И, второй и третий входы первого элемента

ИЛИ подключены к выходам соответственно второго и третьего элементов И, первые входы которых подключены к первому входу второго элемента ИЛИ и к первому входу вгорого дешифратора, второй вход второго элемента И подключен к выходу элемента НЕ, вход которого подключен к выходу блока сравнения, к первому входу четвертого элемента И и к первому входу первого элемента И, второй вход которого подключен к выходу первоготриггера и -к второму входу третьего элемента И, третий вход первого элемента И подключен к тактовым входам перaoro и третьего триггеров, к сбросовому входу второго триггера и к тактовому входу первого счетчика, второй вход второго элемента ИЛИ является третьим управляющим входом устройства и подключен к установочному входу второго триггера, к сбросовым входам первого и второго счетчиков, выход Второго элемента

ИЛИ подключен к сбросовому входу первого триггера, выход третьего триггера является управляющим выходом устройства.

На чертеже приведена структурная схема предлагаемого устройства.

Устройство содержит информационный вход 1 накопителя 2, информационный вход 3 устройства, управляющие входы 4 и 5 накопителя 2, дешифраторы 6 и 7, входы 8 и 9 дешифратора 6, управляющий вход 10, счетчик 11, триггеры 12-14, вход 15 элемента И 16, выход 17 счетчика 11, блок 18 сравнения, вход 19 блока 18 сравнения, счетчик 20, выход

21 счетчика 20, вход 22 дешифратора 7, управляющий вход 23, элемент ИЛИ 24, вход 25 элемента И 26, вход 27 элемента И 28, выход первого триггера 12, подключенный к входу 29 элемента И 16„ вход 30 элемента И 28, вход 31 элемента

И 16,. вход 32 элемента И-НЕ 33, элемент HE 34, вход 35 элемента И 26, вход 36 элемента И 33, управляющий выход 37, выходы 38-40 элементов И, элемент ИЛИ 41, вход 42 элемента ИЛИ

24 и управляющий вход 43 устройства.

Работа устройства происходит следующим образом, В исходный момент после воздействия сигнала начальной установки (НУ), постуЫющего на вход 43, триггеры 12 и 14, счетчики 11 и 20 находятся в нупе3 104 вом, а триггер 13 - в единичном cocTQN» н ии.

При одинаковых состояниях счетчиков

11. и 20 на выходе блока 18 сравнения. устанавливается высокий потенциал. 5

Сигнал, поступающий с выхода блока

Х8 сравйения через элемент HE 34 на вход 35 элемента И 26, запрещает про- . хождение импульсов считывания через . элемент И 26 и далее через элемент 10

ИЛИ 41 на тактовый вход счетчика 20, определяющего адрес считывания, до при,хода первого импульса. записи. Сигнал с выхода- триггера 12, поступающий на вход 30 элемента И 28, также запре- t5 щает прохождение импульса считывания на вход счетчика 20 до прихода сигнала записи.

После первого импульса записи состоя-. ние счетчика 11 изменяется, и на эыхо 20 де блока. 18 сравнения формируется ннэ кий потенциал, инверсное значение zoторого разрешает прохождение сигнала считывания через элемент И 26, элемент ИЛИ 41 .на тактовый вход счетчич 25 ка 20.

По первому импульсу записи триггер .

l 2 устанавливается в . единичное состоят ние, триггер 13 устанавливается в нулевое состояние, разрешая тем самым работу триггера 14, по концу импульсов записи на выходе триггера 14 формируется сигнал наличия информации.

Сигнал считывания, поступающий на вход 23, изменяет состояние триггеров

12 и 13 и счетчика 20 считывания. На .. вход счетчика 20 сигнал считывания по-ступает через элемент И 26 и элемент

ИЛИ 41.

Триггер 12 устанавливается в нулевое 4О состояние по началу сигнала считывания, а триггер 1 3 в единичное состояниепо концу импульса считывания. С выхода элемента -HE 33 нулевой уровень поступает на соросовый вход триггера 14 и триггер 14 устанавливается в нулевое состояние. Таким образом, формирование сигнала t-IH" заканчивается до прихода . следующего импульса записи.

При поочередном поступлении импуш сов записи и считывания происходит постоянное пошаговое продвижение счетчика

11 адреса записи и счетчика 20 адреса считывания.

С выхода счетчика 11 импульсы,,поступают на вход 9 дешифратора 6. С выхода дешифратора сигналы поступают на адресный вход 4 накопителя 2. С выхода счетчика 20 импульсы считывания йоступают mi вход дешифратора 7, с выхода которого сигналы дальше поступают на адресный вход 5 накопителя 2. Таким образом, осуществляется запись и считывание информации в на- . копитель.

Если после первого импульса записи до полного заполнения накопителя 2 не поступает ни одного импульса считывания на вход 23, то после записи последнего бита информации счетчик 11 устанавливается в исходное, одинаковое со счетчиком 20, состояние. Выход триггера 12 находится при этом в единичном состоянии, и на вход 29 элемента И 16 посту пает разрешающий высокий потенциал.

После того, как состояния счетчиков 11 и 20 станут одинаковыми, с выхода блока сравнения 18 на вход 31 элемента

И 16 поступает единичный сигнал, и следующий импульс записи, поступающий с входа 10 на вход 15 элемента И 16, проходит через элемент ИЛИ 41 на тактовый вход счетчика 20 н подвигает его на один шаг.

Таким образом, в этом случае (отсутствия сигналов считывания) осуществляется пошаговое подтягивание счетчика 20 за счетчиком 11 сигналами записи. Запись вновь поступающей информации происходит на место наиболее старой информации. Если, в общем случае, после некоторого импульса записи сигналы считывания перестают поступать, то заполнение накопителя происходит до тех пор, пока состояния счетчиков 11 н 20 не станут одинаковыми.

При одинаковом состоянии счетчиков

11 и 20 с выхода блока 18 сравнения на вход 31 элемента И 16 поступает высокий потенциал, разрешающий прохождение следующего импульса записи на вход счетчика 20 и продвижение его на один шаг. Таким образом, при нерав номерном поступлении сигналов считывания не происходит потеря новой информалин при заполнении накопителя, а возобновление считывания всегда начинае ся с наиболее старой информации, так как при подтягивании состояния счетчика 20 вслед за счетчиком 1 l потеря адреса записи и считывания не происходит.

Отсутствие остановки счетчика записи при достижении им макснмапьного. значения и введение управления продвижением счетчика 20 сигналами записи позволяет записывать любой необходи мый объем информации в накопитель, 104851 5

Составитель С Шустенко

Редактор А; Гулько Техред М.Тепер Корректор А. Зимокосов

Заказ 7939/56 Тираж 594 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Мосина, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, г. Ужгород, уп. Проектная, 4 а>ичвм при запопнвнии вго происходит

-постепенная жпааговая замена наиболее старой ииформаиии новой, вновь поступаюшей без потери адресов записи и счнтыванияе

Указа нна» особенность построения

БЗУ расширяет область применения уст 1

I ройства, позволяет вести работу с непре рывно поступающим потоком данных без потери новой, наибопее важной информации.

Использование данного ЗУ дает воэмож5 ность осуществлять прием и. выдачу информаиии от нескольких типов АПД, работаюшнх асинхронно.