Буферное запоминающее устройство

 

1. БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО , содержащее накопители, информационные выходы которых являются информационным выходами уст ройства, информационные входы накопителей подключены к одним из выходов информационного регистра, входы которого являются одними из информационных входов устройства, о т личаюв1ееся тем, что, с целью повышения надежности устройств ва, оно содержит блоки управления, регистр состояния, элемент ИЛИ, блоки приоритета и дешифратор, входы которого являются другими информационными входами устройства, выходы дешифратора подключены к первым входам блоков управления, первые выходы блоков управления подключены ко входам первого блока приоритета, выходы которого подключены к первым управляющим входам соответствующих накопителей, вторые управлянвдие входы накопителей подключены ко вторым управляющим выходам соответствующих блоков управления , третьи выходы которых подключены ко входам первой группы регистра -состояния, первые управляющие выходы накопителей подключены ко вторым входам соответствующих блоков управления н ко входам второй группы регистра состояния, вторые управляющие выходы накопителей подключены ко входам третьей группы регистра состояния, выходы первой группы которых подключены к третьим входам соответствующих блоков управления и ко входам элемента ИЛИ, выходы у второй группы регистра состояния подключены к четвертым входам соответствующих блоков управления, пятые и шестые входы которых об едииены и являются соответственно первым и вторым управляющими входами устройства , выходы третьей группы регистра состояния подключены к вхо-. дам второго блока приоритета, выходы которого, подключены к седьмым входам соответствующих блоков управления , восьмые входы, блоков управления подключены.к другим выходам информационного регистра и являются (Л другими-информационными входами устройства , восьмые входы блоков управления объединены и являются третьим управляющим входом устройства, десятые входы блоков управления подключены к выходу элемента ИЛИ. 1 2. Устройство по п. 1, отличающееся темг что блок управления содержит элементы И, блок сравнения, элемент И-ИЛИ-и реUi гистр, информационный вход которого подключен к первому входу блока сравнения и является седьмым входом блока управления, выход регистра подключен к второму входу блока сравнения, выход которого подключен к первым входам первого и второго элементов И, второй и третий входы первого элемента И являются соответственно первым и шестым входами блока управления, второй и третий входы второго элемента И являются соответственно третьим и пятым входами блока управления, выходы первого и второго элементов И являются соответственно вторым и первым выходами блока управления, выход элемента И-ИЛИ подключен к первому управляющему входу регистра.

СОКИ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (I9) (И) y(59 G 11 С 9 00

=з

:1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н .АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

)

4

:.. 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ . (21) 3401531/18-24 (221 19.02.82 (46) 23.06. 83. Бюл. Р 23

-(72) В.М.Гриць, В.С.Лупиков и С.С.Спиваков (93) 681. 327. 6 (088. 8) (56) 1. Авторское свидетельство СССР

Р 750567, кл. Q 11 С 9/00, 1980.

2. Авторское свидетельство СССР

Р 711631, кл. С 11 С 9/00, 1980 (прототип). (54) (57) 1. БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОИСТВО, содержащее накопители, информационные выходы которых являются информационным выходами устройства, информационные входы накопителей подключены к одним иэ выходов информационного регистра, входы которого являются одними из информационных входов устройства, о тл и ч а ю щ е е с я тем, что, с целью повышения надежности устройст-, ва, оно содержит блоки управления, регистр состояния, элемент ИЛИ, блоки приоритета и дешифратор, входы которого являются другими информа- ционными входами устройства, выходы дешнфратора подключены к первым входам блоков управления, первые выходы блоков управления подключены ко входам первого блока приоритета, выходы которого подключены к первым управляющим входам соответствующих накопителей, вторые управляющие входы накопителей подключены ко вторым управляющим выходам соответствующих блоков управления, третьи выходы которых подключены ко входам первой группы регистра -состояния, пдрвые управляющие выходы накопителей подключены ко вторым входам соответствующих блоков управления и ко входам второй группы регистра состояния, вторые управляющие выходы накопителей подключены ко входам третьей группы регистра

1 состояния, выходы первой группы которых подключены к.третьим входам соответствующих блоков управления и ко входам элемента ИЛИ, выходы . . второй группы регистра состояния подключены к четвертым входам соответствующих рлоков управления, пятые и шестые входы которых объединены и являются соответственно первым и вторым управлянхцими входами устройства, выходы третьей группы регистра состояния подключены к вхо-. дам второго блока приоритета, выходы которого. подключены к седьмым входам соответствующих блоков управления, восьмые входы, блоков управления подключены.к другим выходам информационного регистра и являются другими-информационными входами устройства, восьмые входы блоков управления объединены и являются третьим управляющим входом устройства, десятые входы. блоков управления подключены к выходу элемента ИЛИ.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления содержит элементы И, блок сравнения, элемент И-ИЛИ.и регистр, .информационный вход которого подключен к первому входу блока сравнения и является седьмым входом блока управления, выход регистра подключен к второму входу блока сравнения, выход которого подключен к нервым входам первого и второго элементов И, второй и третий входы первого элемента И являются соответственно первым и шестым входами блока управления, второй и третий входы второго элемента И являются соответственно третьим и пятым входами блока управления, выходы первого и второго элементов И являются соответственно вторым и первым выходами блока управления, выход элементе И-ИЛИ подключен к первому управляющему входу регистра

1024984

Изобретение относится к вычислительной технике и может быть использовано при построении систем буферной памяти многоканальных измерительных комплексов.

Известно буферное запоминающее устройство, содержащее накопители и блоки управления записью и чтением по числу накопителей, которое позволяет обеспечить согласование входного потока с пропускной способностью многомодульного ядра обработки $1) .

Однако это устройство обладает ограниченной пропускной способностью из-за возможности потерь измерений, особенно при девиации частоты следования входной информации.

Наиболее близким по технической сущности к изобретению является запоминающее устройство, содержащее входной регистр, шифратор, дешифратор и блоки буферной памяти, обращение к которым осуществляется по коду номера источника информации $2jОднако известное устройство не позволяет перераспределить поток входных данных между блоками буферной памяти и переключаться с одного блока на другой, что приводит к потерям данных как при переполнении ° блока буферной памяти,.так и при его . отказе. Все это снижает надежность. и пропускную способность устройства.

Целью изобретения является повн" шение надежности устройства.

Поставленная цель достигается тем, что в буферное запоминающее устройство, содержащее накопители, информационные входы которых являются информационным выходами устройства, информационные входы накопителей подключены к одним из выходов информационного регистра, входи которого являются одними из информационных входов устройства, .дополнительно введены блоки jBравления, регистр состояния, элемент

ИЛИ, блоки приоритета и дешифратор, входы которого являются другими,информационными входами устройства, выходы дешифратора подключены к первым входам блоков управления, первые выходы блоков управления подключены. ко входам первого блока

flpNopNTeTa, выходи которого подключены к первым управляющим входам

10 !

5, 20

40 мент И-ИЛИ и Регистр, информационный вход которого подключен к первому входу блока сравнения и является седьмым входом блока управления, выход регистра подключен к второму

45 входу блока сравнения, выход которого подключен к первым входам первого и второго элементов И, второй и третий входы первого элемента И являются,соответственно первым и шестым входами блока управления, второй .и

50 третий входы второго элемента И являются соответственно третьим и пятым входами блока управления, выходы первого и второго элементов И являются соответственно вторым и первым

55 выходами блока управления, выход элеи является третьим выходом блока управления, входы элемента И-ИЛИ являются первым, седьмым, девятым и десятым входами блока управления. соответствующих накопителей, вторые управляющие входы накопителей подключены ко вторым управляющим выходам соответствующих блоков управ5 ления, третьи выходы которых подключены ко входам первой группы регистра состояния, первые управляющие выходы накопителей подключены ко вторым входам соответствующих блоков управления и ко входам второй группы регистра состояния, вторые управляющие выходы накопителей подключены ко входам третьей группы регистра состояния, выходы первой группы которых подключены к третьим входам соответствующих блоков управления и ко входам элемента ИЛИ, выходы второй группы регистра состояния подключены к четвертым входам соответствующих блоков управления, пятые и шестые входы которых объединены и являются соответственно первыми н вторыми управляющими входами устройства, выходы третьей группы регистра состояния подключены к входам второго блока приоритета, выходи которого подключены к седьмым входам соответствующих блоков управления, восьмые входы блоков управления подключены к другим выходам информационного регистра и являются другими информационными входами устройства, восьмые входы блоков управления объединены и .являются третьим управляющим . входом устройства, десятые входы блоков управления подключены к выходу элемента ИЛИ.

Кроме того, блок управления содержит элементы Й, блок сравнения, эле1024984

Устройство содержит информационный регистр 1, информационные входы

2, блоки 3 управления, накопители 15

4, регистр 5 состояния, элемент

ИЛИ 6, блоки 7 и 8 приоритета, дешифратор 9, управлякиаие входы 10, информационные входы 11, управляющие шины синхросигналов — входы 12-14, 2О информационные входы 15 .накопителей, управляющие входы 16 и 17 накопителей, информационные выходы, соединенные с информационным выходом 18 устройства, управляющие выходы 19 и

20 накопителей.

Каждый блок 3 управления содержит регистр 21, блок 22 сравнения, элементы И 23 и 24 и элемент И-ИЛИ 25 управляющие входы 26 и 27 регистра

21, а также входы 28 — 34.

Каждый разряд регистра 5 состояния содержит два триггера 35 и 36 и управляющие выходы 37 — 39.

Устройство работает следующим образом.

Можно выделить три режима работы каждого .накопителя 4: "Начальная загрузка", "Запись" и "Чтение".

Режим "Начальная загрузка". В ф) исходном состоянии все разряды регистра 5 состояния устанавливаются в положение "Готов" и "Свободен",, а . ;затем в регистры 21 номера канала записывается код номера канала источника информации, с которым данный накопитель начинает работу. Для этого на входе 14 устанавливается сигнал "Начальная загрузка",. по входам 10 номера канала передается необходимый код, а по входу 11. номера накопителя 4 — код номера накопителя, который должен работать с данным источником. В этом случае элемент

И-ИЛИ 25 соответствующего блока 3 формирует сигнал "Разрешение записи", который подается на вход 27 регистра

21 и на выход .28 блока 3. Этот сигнал обеспечивает запись кода номера канала, присутствующего на шинах 10, в регистр 21 и устанавливает триггер 60

36 соответствующего разряда регистра 5 состояния в единичное положение

"Выбран-свободен". После окончания загрузки снимается потенциал с ши-. ны 14. 65 мента И-ИЛИ подключен к первому управляющему входу регистра и является третьим выходом блока управления, входы элемента И-ИЛИ являются первым, седьмым, девятым и десятым входами блока управления.

На фиг. 1 показана структурная схема буферного запоминающего устройства на фиг. 2 и 3 приведены

I структурные схемы блока управления выбора и регистра состояния соответственно.

Режим "Запись". Входная информация, содержащая номер канала источника и входное сообщение, поступает на входы 2 и записывается в регистр

1. С выходов. регистра 1 номер канала поступает на входы блоков 22 сравне.,ния scex блоков 3. Одновременно на вход 12 подается. синхроснгнал записи.

При равенстве кодов блок 12 сравнения соответствующего блока 3 формирует сигнал равенства, который вместе с сигналом "Готов" на выходе 38 соответствующего разряда регистра 5 состояния обеспечивает выдачу сигнала на вход 16 управления записью одноименного накопителя 4 с выхода элемента И 23. При этом входное сообщение поступает на входы 15 всех блоков 4, но записывается только в выбранный. накопитель 4. Запись данных. s блок 4 продолжается до полного еГо заполнения, после чего блок

4 выдает сигнал "Занят" на своем выходе 20. Этот сигнал устанавливает триггер 35 регистра 5 состояния в соответствующем разряде в положение.

"Занят" и через элемент ИЛИ 6 поступает на входы элемента И-ИЛИ 25. всех блоков 3 управления. При. наличии сигнала на выходах блока 8 приоритета, что свидетельствует о существовании хотя бы одного свободного накопителя 4, осуществляется запись номера канала с выходов ре гистра 1 в регистр 21 блока 3 . соответствующего свободному накопителю 4 ° Одновременно триггер 35 одноименного разряда регистра 5 состояния устанавливается в состояние

"Выбран-свободен". Тем самым блокируется запись в заполненный блок 4 и разрешается запись в один из csoбодных блоков 4, обладающих высшим приоритетом.

Режим "Чтение". Чтение из накопителя 4 осуществляется после его заполнения, т.е. при установке одноименного разряда регистра 5 состояния в положение "Занят", Для этого приемник сообщения выдает на входы 10 код .источника, от которого он принимает информацию, и синхросигнал чтения на вход 13.

При равенстве кода на входах 10 с кодом регистра 21 блок 22 cpasнения выдает сигнал ревенства, который при наличии синхросигнала чтения на входе 13 и сигнала "Занят" на выходе 37 одноименного разряда регистра 5 состояния формирует сигнал на выходе элемента И 24. Так как запись и чтение осуществляется с различными .скоростями, то возможен случай, когда несколько блоков 3 сформируют сигнал разрешения чтения. В этом случае блок 7 приоритета выберет блок .4 с высшим, приоритетом и подаст в него на вход 17 сиг1024984 6

Фие. t нал управления чтением. В результате этого данные поступят на выходные шины 18. После чтения из блока 4 буферной памяти последнего слова формируется сигнал "Готов" на выходе 19 этого блока 4„ который установит 5 триггеры 35 и 36 одноименного разряда регистра 5 состояния в положение

"Готов" и «Свободен". Тем саьым блокируется чтение иэ данного накопителя.

Предлагаемая структура буферного 10 запоминающего устройства позволяет динамически перераспределять буферную память между источниками в процессе работы, что снижает вероятн6сть потерь данных и повышает на- 5 дежность системы..1

Динамическое перераспределение обеспечивает увеличение объема буферной памяти, закрепленной за источником при пиковом возрастании входного потока, и уменьшение этого обЪема при снижении интенсивности входного потока. Эти особенности увеличивают эффективность использования буферной памяти, позволяют упростить процесс планирования сеанса,работы, так как нет необходимости точно;. рассчитывать объем буферной эоны для каждого конкретного источника, а также обеспечивает автоматическое регулирование объема буферной памяти в зависимости от скорости заполнения.

1024984

° ° °

Ф ° °

Фиг.д

Составитель. В. Гордонов а

Редактор Л. Филиппова Техред Л. Пекарь Корректор В. Гирняк

Заказ 440б/49

Тираж 594 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035. Москва, Ж-35, Раушская наб., д. 4/5

Филнал ППП "Патент", r. Ужгород, ул. Проектная, 4