Устройство для обнаружения и локализации ошибок при передаче информации

 

УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ. Н JIOKAJHiSAISQl ОШБОК ПРИ ПЕРЕДАЧЕ ИНФОРИАЦИ, содержащее входной регистр , первьп и второй блоки свертки по модулю два, схему сравнения контрольных разрядов, регистр ошибки , регистр контрольных разрядов, деиифратор и группу приемных регистров , информационные входы которых подключены к выходам входного регистра и к входам первого блока свертки по модулю два, выходы которого подключешл к входам регистра контрольных разрядов, первая и вторая группы входов схемы сравнения контрольных разрядов соединены соответственно с выходами регистра контрольных разрядов и второго блока свертки по модулю два, выходы дешифратора подключены к-управляющим входам соответствующих приемш.1х регистров группы, о тлич ающе е-с я тем, что, с целью повышения достоверности контроля путем обнаружения многократных ошибок, в него дополнительно введены два элемента И, элемент ИЛИ, элемент И-НЕ, два элемента задержки , счетчик, три блока индикации , триггер сбоя, схема сравнения информационных разрядов и коммутатор , выходы которого подключены к входу первого блока индикации и к первой группе входов, схемы сравнения информационных разрядов, выход которой подключен к первому входу элемента ИЛИ, выход которого соединен с первым входом элемента И-НЕ, выход которого соединен с единичным входом триггера сбоя, инверсный выход которого подключен к первым входам первого и второго элементов-И, вторые входы которых подключены соответственно к выходу первого элемента задернжи и к входу синхронизации устройства, выход первого элеi мента Н подключен к счетному входу счетчика, выходы которого соединены СП с входами дешифратора и управляющими входами коммутатора, информационные входы которого подключены к информационным выходам соответствующих приемных регистров группы, синхронизирукнцие входы которых .подключены к выходу второго элемента И и через второй элемент задеряски к второму ел ел входу элемента И-НЕ и к входу первого элемента задержки, выход схемы сравнения контрольных разрядов под4 ключен к второму входу элемента ИЛИ, входы второго блока свертки по модулю два, вторая группа входов схемы, сравнения информационных разрядов и информационные входы регистра ошибки подключены к выходам входного регистра , выходы регистра ошибки и дешифратора подключены соответственно к входам второго и третьего бло|сов индикации, вход синхронизации регистра ошибки соединен с выходом второго элемента И, выходы приемных регистров являются информационными

1 Ш»

СООЗ СОВЕТСКИК

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

/ (19) (11) (р 6 06 5 11/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ и двто сномм свидетельству

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЬП ИЙ (21 ) 3402541/ I 8-24 (22) 26.02. 82 (46) 30.10.83. Бюл. Р 40 (72) Г.Т. Чукавин и В.Б. Кондратьев (53) 681.3(088.8) (56) 1. Авторское свидетельстно СССР

1(56 1965, кл. С1 06 F 11/00, 1977.

2. Авторское свидетельство СССР

Р 445045, кл. Q 06 Р ll/08, 1974 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ОБНАРУ((ЕНИЯ.

И ЛОКАЛ11ЗАЦИИ ОИИБОК ПРИ ПЕРЕДАЧЕ

ИНФОРИА19П1, содержащее входной регистр, первый и второй блоки свертки по модулю два, схему сравнения контрольных разрядов, регистр ошибки, регистр контрольных разрядов, дешифратор и группу приемных регистров, информационные входы которых подключены к выходам входного регистра и к входам первого блока свертки по модулю два, выходы которого подключены к входам регистра контрольных разрядов, первая и вторая группы входов схемы сравнения контрольных разрядов соединены соответственно с выходами регистра контрольных разрядов и второго блока сверт" ки но модулю два, выходы дешифратора подключены к управляющим входам соответствующих приемных регистров группы, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля путем обнаружения многократных ошибок, в него дополнительно введены два элемента И, элемент

ИЛИ, элемент И-НЕ, два элемента saдержки, счетчик, три блока индикации, триггер сбоя, схема сравнения информационных разрядов и коммутатор, выходы которого подключены к входу первого блока индикации и к первой группе входов. схемы сравнения информационных разрядов, выход которой подключен к первому входу элемента ЮП1, выход которого соединен с первым входом элемента И-НЕ, выход которого соединен с единичным входом триггера сбоя, инверсный выход которого подключен к первым входам первого и второго элементов-И, вторые входы которых подключены соответственно к выходу первого элемента задержки и к входу синхронизации устройства, выход первого элемента И подключен к счетному входу счетчика, выходы которого соединены с входами детифратора и управляющими входами коммутатора, информационные входы которого подключены к информационным выходам соответствующих приемных регистров группы, синхронизирующие входы которых подключены к выходу второго элемента И и через второй элемент задержки к второму входу элемента И-НЕ и к входу первого элемента задержки, выход схемы сравнении контрольных разрядов подключен к второму входу элемента ИЛИ, нходы второго блока свертки по модулю два, вторая группа входон схемы. сравнения информационных разрядов и информационные входы регистра ошибки подключены к выходам входного регистра, выходы регистра ошибки и-дешифратора подключены соответственно к входам второго и третьего блоков индикации, вход синхронизации регистра ошибки соединен с выходом второго элемента И, выходы приемных регистров являются информационными

1051541 выходами устройства, выход сбоя уст-, ва соединен с входами сброса всех ройства соединен с инверсным выходом регистров, с входом сброса триггера триггера сбоя, вход сброса устройст- сбоя и счетчика.

Ф

Изобретение относится к вычислительной технике и может быть использовано в устройствах контроля при передаче цифровой информации из ЭВМ в периферийные устройства. 5

Известно устройство для обнаружения неисправностей цифровых систем, содержащее постоянный запоминающий блок, блок управления, счетчик команд, блок вывода информации, вход- tO ные и выходные коммутаторы, блок сравнения,. регистр приема информации, сумматор, схему И, схему ИЛИ и блок индикации (1) .

Однако данное устройство имеет сложную схему.

Наиболее близким техническим решением к предлагаемому является устройство для обнаружения и локализации однночньпс ошибок при передаче цифро- 2р вой информации. Данное устройство для обнаружения и локализации одиночных ошибок при передаче цифровой информации содержит приемный регистр информации„ подключенный, линией 25 связи к передающему регистру, выходы которого соединены с входами первой схемы кодирования, к выходам которой через линию связи подключены входы приемного регистра контрольных разрядов, выходы которого подключены к схеме сравнения, вторую схему кодирования и регистр ошибки, выходы которого через дешифратор слова ошибки соединены с входами приемного регистра, причем вторая схема кодирования включена между приемным регистром и схемой сравнения, выход которой подключен к входу регистра ошибки

Однако данное устройство для обнаружения и локализации одиночных ошибок при передаче цифровой информации не позволяет обнаруживать одновременные многократные ошибки (две и более) при приеме цифрового кода приемным регистром информации. Кроме того, недостатком данного устрой2 ства является прямая зависимость роста дополнительных схем коцирования при увеличении количества приемных регистров и отсутствие визуальной индикации содержимого в ошибочном информационном коде.

Цель изобретения — повышение достоверности контроля путем обнаружения многократных ошибок.

11оставленная цель достигается тем, что в устройство для обнаружения и локализации ошибок при передаче информации, содержащее входной регистр, первый и второй блоки свертки по модулю два, схему сравнения контрольных разрядов, регистр ошибки, регистр контрольных разрядов, дешифратор и группу приемных регистров, информационные входы которых подключены к выходам входного регистра и к входам первого блока свертки по модулю два, выходы которого подключены к входам регистра контрольных разрядов, перУ вая и вторая группы входов схемы сравнения контрольных разрядов соединены соответственно с выходами регистра контрольных разрядов и второFo блока свертки по модулю два, выходы дешифратора подключены к управляющим входам соответствутощих приемных регистров группы, введены два элемента И, элемент И1П1, элемент И-НЕ, два элемента задержки, счетчик, три блоra индикации, триггер сбоя, схема сравнения информационных разрядов и коммутатор, выходы которого подключены к первому блоку индикации и к первым входам схемы сравнения информационных разрядов, выход которой подкпючен к первому входу элемента ИЛИ, выход которого соединен с первым входом элемента И-НЕ, выход которого соединен с единичным входом триггера сбоя, инверсный выход которого подключен на первые входы первого и второго элементов И, вторые..входы которых подключены соответственно к выходу первого элемента

10515ч! этом триггер 12 сбоя остается в исходном состоянии.

Йо заднему фронту первого импульса записи, задержанного элементами

13 и 14 задержки, переключается дво ичный счетчик 11 и переводится в слдующее (второе) положение коммутатор 10, при этом к схеме 9 сравнения подключается выход следующего приам.ного регистра (7 ), на управляющий вход которого с второго выхода дешифратора 6 поступает единичный логический уровень, разрешающий прием (зались) информации. На управляющие входы остальных приемных регистров поступает нулевой логический уровень, блокирующий прием информации..

По заднему фронту второго импульса записи следующее информационное слово с выхода передающего регистра 2О

1 заносится в приемный регистр 7 ,и в регистр 5 ошибки. В дальнейшем аналогично описанному выше лроиэводится поразрядное сравнение информационного слова, записанного в при- 25 емный регистр 7 с информационньм словом, поступившим на его вход. При положительном результате сравнения производится переключение на прием следуюцего информационного слова и т.да

Обнаружение и локализация ошибок в данном устройстве производится по двум направлениям: непосредственно при .передаче. информационного слова и при приеме (записи) его в приемные регистры 74 †.7>.

В первом случае производится конт" роль с целью обнаружения однократных ошибок, возникающих при передаче информационного слова с выхода передаюцего регистра 1. Контроль осуцествляется блокаьи 2 и 3 свертки по модулю два и схемой 4 поразрядного сравнения контрольных разрядов.

При наличии однократной ошибки в информационном слове на выходе схемы 4 сравнения контрольных разрядов формируется единичный логический урОвень, который поступает через элемент ИИИ 15 на вход элемента И-НЕ, 16 где стробируется по его друго" му входу задержанным импульсом записи единичного уровня с выхода элемента 13 задержки. При совладении единичных логических уровней на входах элемента И-НЕ 16 на его выходе формируется нулевой логичес-кий уровень, под действием которого срабатывает триггер 12 сбоя, в результате чего блокируется прохождение данного импульса записи с выхода элемента 1ч задержки через элемент И 18 на счетный вход двоичного счетчика 11..и блокируется прохождение последующих импульсов записи через лемент И 17. Дальнейший прием информационных слон прекращается„ в регистре 5 ошибки фиксируется информационное слово, содержащее однократную ошибку, код которого высвечивается блоком 20 индикации, а блоком 2i индикации высвечивается номер информационного слова, в котором обнаружена ошибка. Блоком 19 индикации при этом высвечивается код этого же информационного слова, но записанным приемным регистром на момент обнаружения однократной ошибки. Идентичность кодов в блоках 19 и 20 индикации указывает на достоверность приема регйстром S ошибки информационного слова, содержащего однократную ошибку.

Во втором случае производится контроль с целью обнаружения многократных ошибок, возникающих непосредственно при приеме приемным регистром. Контроль производится схемой 9 сравнения, с выхода которой лри отрицательном результате сравнения формируется единичный логический уровень, который поступает через элемент ЖИ 15 на вход элемента И-HE

l6„ где также стробируется по его другому входу задержанным импульсом. записи. На выходе элемента И-НЕ 16 появляется нулевой логический уровень, лод действием которого срабатывает триггер 12 сбоя, формируется сигнал "Сбой", который блокирует прохо.".дение импульса записи на счетный вход двоичного счетчика ii u прохождение последующих импульсов записи через элемент И 17. Дальнейший прием информационных слов прекращается, блоком 19 индикации высвечивается код информационного слова, содержащего ошибку (ошибки), а блоком 21 индикации высвечивается номер информационного слова, соответствующий номеру приемного регистра, в котором зафиксирована ошибка (ошибки).:регистр 5 ошибки в данном случае выполняет функцию контрольного регистра, код информационного

1слова в котором принят без ошибок и высвечивается в блоке 20 ин"

7 1051 дикации. Визуальное поразрядное сравнение информационного кода в блоке

19 индикации, принятого приемным регистром с ошибкой, и контрольного информационного кода в блоке 20 индикации, принятого регистром 5, 541 8 позволяет оперативно локализовать местонахождение ошибок и принять меры к их устранению.

Применение изобретения позволяет повысить достоверность контроля принимаемой устройством информации.

Составитель И. Кудряшов

Редактор Е. Папп Техов М.Костик Коооектор В. Бутяга

Заказ 8667/48 Тираж 706 Подписное

ВНИКНИ Государственного комитета СССР по делам изобретений и открытий .

113035 Москва Ж-35 Раушская наб. д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4

П П