Устройство для контроля считываемой информации

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СЧИТЫВАЕМОЙ ИНФОРтЦНИ, содержащее узеА считывания с инЛормациониых дорожек, узел считывания с синхродорожки, блок формирователей информационных сигналов , (Формирователь синхроимпульсов, кнопку сброса, узел фиксации брака, первый и второй регистры, информационные входы которых поразрядно соединены с выходами блока формирователей информационных сигналов, входь которого поразрядно соединены с выходa в узла считывания с информационных дорожек, выход узла считывания с синхродорожки соединен с входом формирователя синхроимпульсов, о тличающееся тем, что, с целью повышения достоверности контроля , оно содержит злемент НЕ, триггер , первьи элемент ИЛИ, первый элемент И, счетчик импульсов, дешифратор , второй, третий, четПертый и пятый элементы ИЛИ, генератор импульсов , схему сравнения, второй -элемент И, комму.-атор, причем выход генератора импульсов С1 --динен с первым входом первого элемента И, вто- . рой вход которого соединен с выходом фop a poвaтeля синхроимпульсов и входом элемента НЕ, третий вход первого элемента И соединен с выходом триггера, выход первого элемента И соединен со счетным входом счет1шка импульсов, упрявляюп1ий вход которого соединен с выходом первого элемента ИЛИ и R-входом триггера, S-вход которого соединен с выходом элемента ПК, выходы счетчика импульсов поразрядно соединены с входами дешифратора , первый, второй и третий выходы которого соединены с первыми входами второго, третьего и четвертого § элементов 1ШИ соответственно, а четвертый , пятьп и шестой выходы дешиф|сл ратора соединены соответственно с вторыми входами второго, третьего и четвертого элементов ИЛИ, выходы второго, третьего и четвертого элементов ИЛИ соединены соответственно с управлякмщми входами первого регистра, второго регистра и схемы сравнения, выход схемы сравнения соединен с управляющим входом коммутатора и первым входом пятого ел а элемента ИЛИ, выход Не равно схемы сравнения соединен с первым вхо1C дом второго элемента И, второй вход которого соединен с шестым выходом дешифратора, выход второго элемента И соединен с ууг-:;рым входом пятого элемента ИЛИ и входом узла фиксации брака, выходы первого регистра поразрядяо соединены с первой группой информационных вхо,у.:- схемы сравнения и с группой информационных входов коммутатора, выходы второго регистра поразрядно соединены с второй группой информационных входов

СОЮЗ СОВЕтСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (ll) 3(51) 0" " 1! /16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ;К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

00 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ (21) 3424542, 18-24 (22) 15.04.82 (46) 23 ° 11 ° 83. Вюл. 1(". 43 (72) В.Л. Ященко, В,Н, Луцков и Н.Н. Новиков (53) 681.3(088.8) (56) 1, Авторское свидетельство СССР

1(- 468241, кл. G 06 F 11/00, 1970

2. Авторское свидетельство СССР

Ф 471594, кл. 5 06 К 7/10, 1975 (прототип) . (54.) (57) УСТРО11СТВО ДЛЯ КОНТРО31Я СЧИТЫВАЕМОЙ ИНФОРМАЦИИ, содержащее узел считывания с информационных дорожек, узел считывания с синхродорожки, блок формирователей информационных сигналов, дюрмирователь синхроимпульсов, кнопку сброса, узел фиксации брака, первый и второй регистры, информационные входи которых поразрядно соединены с выходами блока формирователей информационных сигналов, входы которого поразрядно соединены с выхо. дами узла считывания с информационных дорожек, выход узла считывания с синхродорожки соединен с входом формирователя синхроимпульсов, о тл и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, оно содержит элемент НЕ, триггер, первьп(элемент ИЛ11, первый элемент И, счетчик импульсов, дешифратор, второй, третий, етяертый и пятый элементы ИЛИ, генератор импульсов, схему сравнения, второй элемент И, комму,ат«р, причем выход генератора импульсов с -.цинен с гервым входом первого элемента И, нторой вход которого соединен с выходом формирователя синхроимпульсов и входом элемента НЕ, третий вход первого элемента И соединен с выходом триггера, выход первого элемента И соединен ro счетным входом счетчика импульсов, управлянл (ий вход которого соединен с выходом первого элемента ИЛИ и 11-входом триггера, 8-вход которого соединен с выходом элемента НГ, выходы счетчика импульсов поразрядно соединены с входами дешифратора, первый, второй и третий выходы которого соединены с первыми входами второго, третьего и четвертого элементов ИЛИ соответственно, а четвертый, пятый и шестой выходы детнфратора соединены соответственно с вторыми входами второго, третьего и четвертого элементов ИЛИ, выходы второго, третьего и четвертого элементов ИЛИ соединены соответственно с управляющими входами первого регистра, второго регистра и схемы сравнения, выход "Ррвно схемы сравнения соединен с управляющим входом коммутатора и первым входом пятого элемента ИЛИ, выход "He равно" схемы сравнения соединен с первым входом второго элемента И, второй вход которого соединен с шестым выходом дешифратора, вь.ход второг« элемента И соединен с vò:.ðûì входом пятого элемента НЛИ и входом узла фиксации брака, выходы первого регистра поразрядно соединены с первой группой инф«рмационных вх«.",i.. схемы сравнения и с группой индюрмацпонных входов коммутатора, выходы второго регистра поразрядно соединены с второй группой ннф«рмаци«нних входов

1056200

20 схемы сравнения, кнойка сброса подключена к первому входу первого элемента ИЛ11, второй вход которого сое1

Изобретение относится к вычислительной технике и может найти применение в вычислительных, управляюших, ИНАормационных и контролирующих системах для контроля информации, считываемой с перфоленты.

Известно устройство для контроля считываемой инАормации, содержащее контактный считывающий блок, две группы реле, стартстопное звено, электромагнит, сигнальные лампы и схему контроля на четность (нечетность), осуществляющее модульный контроль считываемой информации Pl) .

Недостаток известного устройства 15 состоит в низкой достоверности контроля считываемой инАормации из-за возможных перекосов перАоленты.

Наиболее близким по технической сущности к предлагаемому является устройство для контроля считываемой информации, содержащее фотоэлектронный блок с узлами считывания с информационных дорожек и синхродорожек, блок формирователей информацион- 25 ных сигналов и синхроимпульсов, ре-. гистр и узел индикации, причем информационные входы регистра поразрядно соединены с выходами блока Аормирователей инАормационных сигналов, входы которого поразрядно соединены с выходами узла считывания с информа ционных дорожек (2j, I

Недостаток известного устройства состоит в низкой достоверности конт- З5 роля считываемой инАормации из-за возможных перекосов перАоленты при возникновении кратных ошибок. При настройке Аотосчитывающего механизма Аотоэлектронного блока практичес- 40 ки.невозможно настроить луч осветителя так,чтобы он проходил по центру всех дорожек перАоленты. Из-за дефектов перАоленты, полученных при перАорации и из-за старения перАоленты, ее отверстия относительно луча осветителя могут обладать таким динен с выходом пятого элемента ИЛИ

1 выходы коммутатора являются выходами устройства.

2 разбросом,,что при считывании информации окажутся возможными кратные ошибки, которые принципиально не обнаруживаются контролем на четноЧть (нечеткость), Цель изобретения — повышение достоверности контроля.

Йостаяленная цель достигается тем что в устройство, содержащее узел считывания с инАормационных дорожек, узел считывания с синхродорожки, блок формирователей информационных сигналов, Аормирователь.синхроимпульсов,: кнопку сброса, узел фиксации брака, IIPpBblH и второй регистры, инАорма ционные входы которых поразрядно соединены с выходами блока формирователей инАормационных сигналов, входы которого поразрядно соединены с выходами узла считывания с информационных дорожек, выход узла считывания с синхродорожки соединен с входом формирователя синхроимпульсов, введены элемент НЕ, триггер, первый элемент ИЛИ,первый элемент И, счетчик импульсов, дешиАратор, второй, третий, четвертый и пятый элементы ИЛИ, генератор импульсов, схема сравнения, второй элемент И, коммутатор, причем выход генератора импульсов соединен с первым входом первого элемента И, второй вход которого соединен с выходом Аормирователя синхроимпульсов и входом элемента HF. третий вход первого элемента И соединен с выходом триггера, выход первого элемента И соединен со счетным входом счетчика импульсов, управляющий вход которого соединен с выходом первого элемента ИЛИ и В-входом триггера, S-вход которого соединен с выходом эпемента НЕ, выходы счетчика импульсов поразрядно соединены с входами дешиАратора, первый, второй и третий выходы которого соединены с первыми входами второго, третьего и четвертого элементов ИЛИ соответственно, а

1056200 четвертый, пятый и шестой выходы дешифратора соединены соответственно с вторыми входами второго, третьего и четвертого элементов ИЛИ, выходы второго, третьего и четвертого элементов ИЛИ соединены соответственно с управляющими входами первого регистра, второго регистра и схемы сравнения, выход "Равно". схемы сравнения соединен с управляющим входом )0 коммутатора и первым входом пятого элемента ИЛИ, выход "Не равно" схемы сравнения соединен с первым входом второго элемента И, второй вход которого соединен с шестым выходом дешифратора, выход второго элемента

И соединен с вторым входом пятого элемента ИЛИ и входом узла фиксации брака, выходы первого регистра поразрядно соединены с первой группой информационных входов схемы сравнения и с группой информационных входов коммутатора, выходы второго регистра поразрядно соединены с второй группой информационных входов схемы сравнения, кнопка сброса подключена к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом пятого элемента ИЛИ, выходы коммутатора являются выходами устрой-ЗО ства.

На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2участок перфоленты с отверстиями информационных дорожек и отверстием

35 синхродорожки; на Аиг. 3 — временная диаграмма, поясняющая принцип конт, роля, заложенный в устройство.

Устройство (фиг. 1) содержит узел

1 считывания с информационных дороI жек, узел 2 считывания с синхродорожки, блок 3 формирователей информационных сигналов, формирователь 4 синхроимпульсон, кнопку 5 сброса, . узел 6 фиксации брака, первый 7 и

45 второй 8 регистры, элемент НЕ 9, триггер 10, первый элемент ИЛИ 11, первый элемент И 12, счетчик 13 импульсов, дешифратор 14, второй 15, третий 16, четвертый )7 и пятый 18 элементы ИЛИ, генератор. 19 импульсов, схему 20 сравнения, коммутатор 21 и второй .элемент И 22.

Оперативный запоминающий блок 23 не входит н состав устройства и пока- 55 эан для пояснения работы устройства.

Устройство работает следующим образом.

В процессе движения перфоленты сфокусиронанный световой луч, проникая через отверстия информационных дорожек и синхродорожки, приводит в действие соответствующие дорожкам фотоэлементы узла 1 считывания с информационных дорожек и узла 2 считывания с синхродорожки, .с выходов которых сигналы, соответствукицие уровню логической единицы,.поступают на выходы блока 3 формирователей информационных. сигналов и формирователя 4 синхроимпульсов (фиг, 2 и 3). В момент паузы (когда световой луч находится между двумя соседними отверстиями) на указанных выходах будут фомироваться сигналы, соответствующие уровню логического нуля. До момента приведения в движение перфоленты с помощью кнопки 5 сброса устанавливают в нулевое состояние триггер

10 и счетчик 13 импульсов. Начальной фазой процесса считывания информации с перфоленты является пауза, При этом сигнал логического нуля, снимаемый с выхода формирователя 4 синхроимпульсов, инвертируется элементом НЕ 9 и устанавливает триггер 10 в единичное состояние. С выхода триггера 10 снимается сигнал, подготавливающий первый элемент И 12 к открытию. При этом импульсы от генератора 19 импульсов через элемент И 12 не.проходят, так как на его втором входе в момент паузы присутствует сигнал уровня логического нуля, поступающий с выхода формирователя 4 синхроимпульсов.

При пересечении светового луча отверстия синхродорожки (фиг. 2) поступающий с выхода Аомирователя 4 синхроимпульсон синхроимпульс l,уровень логической единицы) открывает первый элемент И 12 для прохождения импульсов генератора 19, Лпительность импульсов генератора 19 рассчитывается таким образом, чтобы их вырабатывалось не менее шести в интерва- . ле действия синхроимпульса (фиг. 3:

СД вЂ” ; на выходе Д)))— импульсы генератора 19), 11мпульсы генератора 19 через элемент И 12 поступают на счетный вход счетчика 13 импульсов ° Выходной код счетчика 13 импульсон дешифруется с помощью дешифратора )4 таким образом, что после первого (четвертого) импульса генератора 19 возбуждается первый (четвертый) выход дешифратора 14, после

iOS62On

45 второго (пятого) импульса генератора

19 — второй (пятый) выход дешифратора 14, после третьего (шестого) импульса генератора 19 — третий (шестой) выход дешифратора 14, Лри возбуждении первого выхода дешифратора 14 сигнал уровня логи- ческой,единицы через второй элемент

ИЛИ. 15 и через управляющий вход первого регйстра 7 разрешает прием в регистр 7 через его информационные входы байта информации обрабатываемой строки перфоленты. Затем при возбуждении второго выхода.дешифратора 14 сигнал .уровня логической единицы через .третий элемент ИЛИ 16 и через управляющий вход второго регистра 8 ра.. решает прием в регистр 8 через его информационные входы байта информации обрабатываемой строки перфолен ты. Далее при возбуждении третьего выхода дешифратора 14 сигнал уровня логической единицы через четвертый элемент ИЛИ 17 и через управляющий вход схемы 20 сравнения разрешает сравнение байтов, зафиксированных в регистрах 7 и 8. Если байты инфор« мации равны, то.на выходе "Равно" схемы 20 сравнения вырабатывается импульс, который через управляющий вход коммутатора 21 разрешает передачу через коммутатор 21 íà его выход (на выход устройства) байта информации с выходов первого регистра ?, например, для записи в оперативный запоминающий блок 23 или в какой-нибудь другой модуль памяти. Одновременно с этим сигналом "Равно" через первый вход пятого элемента ИЛИ 18 и второй вход первого элемента ИЛИ 11 устанавливаются в ноль триггер 10 и счетчик 13 импульсов. На этом одна элементарная операция контроля (контроль байта информации - строки

1 перфоленты) з авершена.

Рассмотренный выше процесс элементарной операции контроля соответ5 !

О

40 стнует безошибочному считыванию информации с перфоленты (т.е, на регистры 7 и 8 были записаны одинаковые коды ), Если же при считывании информации на регистрах 7 и 8 окажутся различные коды (например, иэ-эа перекоса перфоленты), тогда вместо сигнала "Равно" на выходе схемы 20 сравнения будет выработан сигнал "He равно", который поступит на первый вход второго элемента И 22, закрытый сигналом, присутствующим на его втором входе, При этом с выхода генератора 19 импульсов будут продолжать. поступать импульсы через первый элемент И 12 на счетчик 13 импульсов, а на выходе дешифратора воэбудятся последовательно его четвертый, пятый и шестой выходЫ. В результате этого будут повт рно осуществлены действия записи байтов в первый 7 и второй Я регистры и их сравнение на схеме 20 сравнения. При выработке сигнала "11орма" аналогично вышеописанному случаю произойдет передача правильно принятого байта на выход устройства для записи в оперативный запоминающий блок 23 и установка устройства в исходное состояние для обработки (контроля) очередной строки перфоленты. Если же вторично вырабатывается сигнал "Не равно", то в результате его совпадения во времени с возбуждением шестого выхода дешифратора 14 на выход второго элемента

И 22 пройдет сигнал на узел 6 фиксации брака (для регистрации, отображения, останова перфоленты с целью локализации места дефекта на пердю— ленте или для других целей), Таким образом, предлагаемое устройство позволяет обнаруживать ошибки любой кратности н в результате чего существенно повьпчать достоверность контроля считывания информации.

1056200 иг.

1056200

Иа Ьх

ЯИ.

Р 230$

Фиа Ю

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4, Составитель Г. Крыжановский .

Редактog А, Козориз Техред М.Тепер Коппектор А. Зимокосов

Заказ 9308/43 Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и .открытий

113035 Москва Ж-35 Раушская наб,д и, 4 5