Устройство для контроля последовательности микрокоманд

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК.

1 A

09) (11) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3477671/18-24 (22) 30,07, 82 (46) 23. 11. 83. Бип. Р 43 (72) В.H. Хализев и А.H. Чикалов(53) 681. 3(088. 8) (56) 1. Лапернов А.А. Логические основы ЦВТ, И., "Советское радио", 1972, с. 324-328.

2, Авторское свидетельство СССР

11) 598080, кл. Q Об F 11/16,, 1975 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЫ1ОСТИ ИИКРОКОИАНД, содержащее элемент ИЛИ и и блоков фиксации сбоев, первые выходы блоков фик. сации сбоев соединены с соответстI вующими входами элемента ИЛИ, выход которого является выходом устройства, вторые выходы блоков фиксации сбоев являются группой выходов устройства, управляющий вход записи устройства соединен с первыми входами всех блоков фиксации сбоев, управляющий вход чтения устройства соединен с вторыми входами всех блоков фиксации сбоев, управляющий вход считывания состояния устройства соединен с третьими входами всех блоков фиксации сбоев, причем блок фиксации сбоев содержит первый триггер, первый, второй и третий элементы И, пер.вый. вход блока джксации сбоев соединен с первым входом первого элемента

И, второй вход блока фиксации сбоев соединен с первым входом второго элемента И, нулевой выход первого триггера соединен с вторым входом первого элемента И и с первым входом тре тьего элемента И, выход которого является вторым выходом блока, третий вход блока фиксации сбоев соединен с вторым входом третьего элемента И, единичный выход первого триггера соединен с вторым входом. второго элемента И, о т л и ч а и щ е е с я тем, что, с целью расширения области применения устройства путем обеспечения контроля микропрограмм с произвольным. числом операций считывания, в состав блока фиксации сбоев введены первый и второй элементы HF., первый и второй элементы ИЛИ, четвертый, пятый и шестой элементы И и вто-, . рой триггер, причем первый вход .бло- ка фиксации сбоев соединен с первыми входами четвертого и пятого элемен-. сО тов И, с первым входом второго триггера и через первый элемент HE — с первым входом шестого элемента И и третьим входом второго элемента И, выходы которых соединены соответственно с первым входом первого элемен-. та ИЛИ и с вторым входом второго . триггера, нулевой выход которого соединен с третьим входом третьего элемента И и с вторым входом четвертого элемента И, второй вход блока фиксации сбоев соединен с вторым входом пятого элемента И и через второй элемент HF. — с третьим входом первого элемента И, выход которого соединен с первым входом первого триггера, единичный выход которого соединен с третьими входами четверто-! го элемента И, нулевой выход первого триггера соединен с вторим входом шестого элемента И, выход четвертого элемента И соединен с вторым входом первого элемента ИЛИ и с первым

L входом второго элемента ИЛИ, выход которого соединен с вторым входом

1nSS2n1 первого триггера, выход пятого элемента И соединен с вторым входом второго элемента ИЛИ и с третьим входом

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении аппаратурных средств контроля микропрограммных устройств уп 5 равления микропроцессоров и обычных

ЭВМ.

Известно устройство для контроля выполнения последовательности микрокоманд, содержащее элементы И, ИЛИ, !0 связанные с управляющими шинами, и триггер ошибки Ц .

Недостатками известного устройства являются ограничения функциональных воэможностей, связанные с необходимостью выработки только одного управляющего сигнала и только на одной инне, и необходимостью жесткого чередования сигналов чтения и записи, что при известных ограничениях для микропроцессоров по быстродействию создает дополнительные трудности, а также необходимость увеличения размерности управляющей шины и усложнения устройства управленияр сВя занные с введением контрольных кодов и управлением ими., i

Наиболее близким по технической сущности к изобретении является устройство дпя контроля выполнения последовательности микрокоманд, содержащее и блоков фиксации сбоя (по числу регистров процессора) и два элемента 1У!И, Работа устройства основана. на том, чго выполнение любой микропрограммы в машине осуществляется путем передач данных между регистрами через арифметико-логический блок под управлением сигналов чтения и записи, поступающих из бло- 4р ка управления на входы каждого из

N регистров, Причем, если на i-ый регистр подается сигнал записи, то независимо от такта микропрограммы с него должна быть считана v»AopMa- 4> первого элемента ИЛИ, выход которого является первым нь;ходом блока Фиксации сбоев, ция подачей соответствующего сигнала чтения f2) .

Однако известное устройство . требует стрîroго чередования управляющих сигналов записи и чтения для каждого регистра, что может быть приемлемо лишь для ряда регистров, выполненных на ферритовых сердечниках при условии, что операция регенерации будет интерпретирована как процесс выполнения очередной команды записи. Для операционных же блоков, реализованных по интегральной технологии, тахое устройство не допускает использование микропрограмм с многократным считыванием одной и той же информации с одного регистра (как, например, требуется при выполнении микропрограмм умножения с регистра множимого)„ Кроме того, одновременное поступление на вход i-го регистра сигналов чтения и записи делает реакции блока фиксации сбоя неоднозначной, Цель изобретения — расширение области применения устройс-,ва путем обеспечения контроля микропрограмм с произвольным числом операций считывания одной и той же информации с одного и того же регистра. !

Поставленная цель достигается тем, что в устройство для контроля последовательности микрокоманд, содержащее элемент ИЛИ и п блоков фиксации сбоев, первые выходы блоков фиксации сбоев соединены с соответствующими входами элемента ИЛИ, выход которого является выходом устройства, вторые выходы блоков фиксации сбоев являится группой выходов устройства, управляющий вход записи устройства соединен с первыми входами всех блоков фиксации сбоев, управляющий вход чтения устройства соединен с вторыми входами всех блоков фиксации сбоев, 1056201 управляющий вход считывания состояния устройства соединен с третьими

/ входами всех блоков фиксации сбоев, причем блок »»»иксации сбоев содержит первый триггер, первый, второй и

5 третий элементы И, первый вход блока фиксации сбоев соединен с первым входом первого элемента И, второй вход блока фиксации сбоев соединен с первым входом второго элемента И, нуле- 1О вой выход первого триггера соединен с вторым входом первого элемента И и с первым входом третьего элемента

И, выход которого является вторым выходом блока, третий вход блока 15 фиксации сбоев соединен с вторым входом третьего элемента И, единичный выход первого триггера соединен с вторым входом второго элемента И, в состав блока фиксации сбоев введе- gp ны первь1й» и второй элементы НЕ, первый и второй элементы ИЛИ, четвертый, пятый и шестой элементы И и второй триггер, причем первый вход блока фиксации сбоев соединен с первл»ми 25 входами четвертого и пятого элементов И, с первым входом второго триггера и через первый элемент НŠ— с первым входом шестого элемента И и третьим входом второго элемента И,,выходы которых соединены соответственно с первым входом первого элемента ИЛИ и с вторым входом второго триггера, нулевой выход которого соединен с третьим входом третьего эле35 мента И и с вторым входом четверто. го элемента И, второй вход блока фик.сации сбоев соединен с вторя».» входом пятого элемента И и через второй элемент НЕ с третьим входом первого элемента И, выход которого соединен с первым входом первого триггера, единичный выход которого соединен с третьими входами четвертого элемента

И, нулевой выход первого триггера соединен с вторым входом шестого эле.мента И, выход четвертого элемента И соединен с вторым входом первого элемента ИЛИ и с первым входом второго элемента ИЛИ, выход которого соединен с вторым входом первого триггера, выход пятого элемента И соединен с вторым входом второго элемента ИЛИ .и с, третьим входом первого элемента

ИЛИ, выход которого является первым выходом блока фиксации сбоев. 55

Па чертеже показана схема предлагаемого устройства. устройство содержит и блоков фиксации сбоя, каждый из которых включает первый 2 и второй 3 триггеры, первый 4, четвертый 5. пятый 6, шестой 7, второй 8 и третий 9 элементы И, второй 10 и первый 11 элементы ИЛИ, первый 12 и второй 13 элементы НЕ, а также. элемент ИЛИ 14.

Выполнение микропрограммы как процесс передачи данных между регистрами или через арифметико-логический блок организуется -контролируемым блоком 15 микропрограммного управления с выходом 16 управляющим чтением, с выходом 17 управляющим записью. управляющим выходом 18 считывания. Выполнение микропрограммы считается правильным, если на »-ый регистр сначала придет сигнал записи, затем независимо от такта микропрограммы один или несколько сигналов чтения. При этом блок 1 фиксации сбоя не выдает сигнал ошибки с первого выхода и работает следующим образом, Перед выполнением микропрограммы первый и второй триггеры устанавливаются предварительно в нулевое состояние (эти цепи не показань»).

Далее изменения состояний триггеров и формирование выходных сигналов происходит в такой последовательности: а! при поступлении íà i ûé регистр

I первого сигнала записи через первый вход блока 1 фиксации сбоя этого регистра первый триггер 2 перебрасывается в единичное состояние сигналом, поступающим на единичный вход через элемент 4 И, второй триггер 3 остается в нулевом состоянии, Сигнал ошибки на первом выходе блока фиксации сбоя при этом отсутствует; б) при последующем поступлении на второй вход сигнала чтения второй триггер 3 перебрасывается в единичное с; стояние сигналом, поступающим на его единичный вход через элемент

И 8, первый триггер 2 остается в .единичном состоянии, сигнал ошибки не выдается; в) е ли очередной сигнал, подаваемый на этот же регистр, тоже чте» ние, то состояния триггеров блока фиксации сбоя при этом не изменяются и сигнал ошибки не выдается. Сигнал чтения может поступкаTb произвольное число раз;

1056201

Если сигналы чтения и записи приходят в исходном положении триггеров, т.е. в начале микропрограммы, то их состояние не изменяется, сигг1 при последующем поступлении на 1-ый регистр сигнала записи второй триггер 3 переходит в нулевое состояние, так как с первого входа блока 1 фиксации сбоя осуществляет- 3 ся.непосредственное воздействие на его-нулевой вход, первый триггер 2 остается в единичном состоянии, сиг. нал ошибки с первого выхода блока не выдается; д) если очередной сигнал является чтением, то с второго входа блока 1 второй триггер 3 переводится в единичное состояние через элемент

И 7, первый триггер 2 остается в единичном состоянии, сигнал ошибки не выдается;

ej при поступлении последующих сигналов на i-ый регистр работа бло-, ка дыксации сбоя осуществляется в соответствии либо с п. g, либо и, Ъ в зависимости от поступающих сигналов, IIpH выполнении последовательнос- ти микрокоманд возможны, ошибки, состоящие для i-ro регистра в возникно- 25 венин ложного или пропадании дейст,вительного управпяющего сигнала. Iipoявляется и обнаруживается это следую;щим образом, I

Если нарушается чередование сиг" 30 налов чтения и записи.и первым на

1-ый регистр приходит сигнал. чтения, то первый 2и второй Зтриггеры.блока

Фиксации сбоя I-ro регистра остают» ся в нулевом состоянии, а через эле-:З5 мент И 6 и второй элемент ИЛИ 11 на первый выход блока 1 проходит сиг,нал,ошибки, который передается через элемент ИЛИ l4 на первый вход блока 15 управления. При пояВлении . 4б

В второго сигнала записи подряд первый триггер 2 сигналом через элемент И 5 и элемент ИЛИ 10 переводится в нулевое состояние, второй триггер 3 остается в нулевом состоянии как и пос-.4g ле пе1 вой записи. При этом выдается на первый выход блока 1 сигнал ошибки через элемент И 5 и элемент ИЛИ 11 .

Если появление ложного сигнала совпадает по времени с приходом действительного, .т.е. сигналы чтения и ю

I записи поступают на соответствующие ходы i-го регистра одновременно, то .происходит следующее. нал ошибки выдается через элемент И 6 и элемент ИЛИ 11.

Если сигналы чтения и записи прихо1

I дят после очередного сигнала записи микропрограммы и первый триггер 2 находится в единичном состоянии, а второй 3 в нулевом (и. 0 ), то второй 3 триггер остается s нулевом,а первый 2 переводится сигналом через элемент И 6 и элемент ИЛИ 10 в нулевое состо1яние,а через элемент И6 и элемент KW

11 формируется сигнал ошибки.

Если сигнал чтения и записи приходит после очередного сигнала чте,ния микропрограммы и оба триггера ,находятся в единичном состоянии, то в нулевое состояние первый триггер 2 переводится сигналом, снимаемым с выхода элемента И 6 через элемент ИЛИ

10, а второй триггер 3 — непосредст-Ф венным воздействием с первого входа блока 1. Сигнал ошибки формируется как и в предыдущем случае.

Во всех .из предложенных вариантов появления ложного или пропадания действительного сигнала формируется сигнал ошибки, а триггеры

i-ro блока Аиксации сбоя устанавливаются в нулевое состояние, что соз-, дает возможность при выдаче с блока

15 управления через управляющий вы ход 1.8 общего считывающего сигнала, через третий вход блока фиксации е сбоя вызвать срабатывание элемента

И 9 и передать таким образом инфор- мацию со всех блоков на информацион ный вход 19 арийметико-логического блока для использования при локализации места появления ложного или ! пропадания действительного управляющего сигнала.

Таким образом, расширяется область применения предлагаемого устройства контроля для блоков управления, использующих микропрограмм с многократным считыванием одной и той же информации с одного регистра, что, при сохранении той же глубины контроля позволяет реализовать более совершенные алгоритмы с меньшими затратами времени благодаря уменьшению числа обращений к памяти. Поьммо этого контролируется одновременное появление сигналов запйси и считывания на входах i-го регистра, при котором блок фиксации сбоя выдает сигнал ошибки, устраняя тем самым существовавшую неопределенность в работе известного устройства.

1056201

Составитель И. Сигалов

Редактор А. Коэориз Техред П,Мике ц Корректор А. Зимокосов

Заказ 9308/43 Тираж 706 Подписное

В1П1ИЛИ Государственного комитета СССР

IIO M H o p TeHHH H T.

113035 Москва 11(-35 Раушская наб. д. 4/5

Филиал ЛПП "Патент, r, Ужгород, ул. Проектная, 4