Устройство для фиксации отказов процессора

 

УСТРОЙСТВО /ДЛЯ ФИКСАЦИИ ОТКАЗОВ; ПРОЦЕССОРА, содержащее первый счетчик, первый и второй триггеры, элемент ИЛИ и элемент И, причем вход, повторяемой ошибки устройства и вход успешного выполнения команды соединены соответственно со счетным входом первого счетчика и первым входом элемента И, выход переполнения первого счет-чика соединен с установочным входом первого триггера, выход которого является первым выходом устройства , информационные выходы счетчика соединены с входами элемента ИЛИ, выход которого соединен с вторым входом элемента И, выход второго триггера является вторым выходом устройства и соединен с установочным входом первого счетчика, о т л и чающееся тем, , с целью повышения Точности фиксации сбойной команды, в него введен второй счетчик, причем выход элемента И соединен со I счетным входом второго счетчика, выход которого соединен с установочным (Л входом второго триггера, вход повторяемой оаибки устройства соединен с установочным входом второго счетчика ел со 4

(191 (И) СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСЯУБЛИН .

З(511 G 06 F 11/16

l, ОПИСАНИЕ ИЗОБРЕТЕНИЯ / " - - "::.„:;,. ..;/

Н ABTOPCKOMY CENQETEAbCTBV " -" /

ГОСУДАРСТЮЕННЫЙ КОМИТЕТ СССР

ЯО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3490413/1.8-24 (22) 01.09.82 (46) 30.11.83. Бюл. и 44 (72) С.A. Вепрев, О.В. Гребенников и О.Н. Кучерков (53) 681.3(088.8) (56) 1. Заявка Японии, N 51-48866, кл. G 06 Р 11/00, 1976.

2. Устройство для фиксации отказов процессора EC-2060 Ц53.057.00.6 ТО4 (прототип). (541 (57) УСТРОЙСТВО ДЛЯ ФИКСАЦИИ ОТКАЗОВ.

ПРОЦЕССОРА, содержащее первый счетчик. первый и второй триггеры, элемент ИЛИ и элемент И, причем вход. повторяемой ошибки устройства и вход успешного выполнения команды соединены соответственно со счетным входом первого счетчика и первым входом элемента И, выход переполнения первоr0 счетчика соединен с установочным входом первого триггера, выход которого являетСя первым выходом устройства, информационные выходы счетчика соединены с входами элемента

ИЛИ, выход которого соединен с вторым входом элемента И, выход второго триггера является вторым выходом устройства и соединен с установочным входом первого счетчика, о т л ич а ю щ е е с я тем, что, с целью повышения точности фиксации сбойной команды, в него введен второй счетчик, причем выход элемента И соединен со счетным входом второго счетчика, вы- у

Р ход которого соединен с установочным входом второго триггера, вход повторяемой ошибки устройства соединен с установочным входом второго счетчика

10579 l7

При поступлении на первый вход устройства сигнала повторяемой ошибки от схем контроля процессора содержимое счетчика повторений увеличивается на единицу„ (1ри переполнении счетчика повторений устанавливается в единицу триггер тяжелой ошибки, выходной сигнал которого идентифицирует неотложное условие арерывания от схем контроля. При поступлении на второй вход устройства сигнала успешного выполнения команды в режиме повторения устанавливается в единицу

55

Изобретение относится к вычислительной технике и может быть использовано в электронных вычислительных машинах, в которых выполнение команды совмещено во времени с предварительной обработкой нескольких последующих команд и имеющих возможность аппаратного повторения в несовмещенном режиме выполняемой или выполненной команды при возникновении сбоев 10 в процессоре.

Известно устройство для фиксации отказов, входящее в состав системы для повторного выполнения команд, со держащее блок сравнения адресов по- 1 вторенной и оЬраЬатываемой команды, блок формирования сигнала отказа и блок управления jig,.

Недостатком устройства является ограниченная область применения толь- ур ко для вычислительных машин, не cosмещающих во времени обработку нескольких команд„

Наиболее близким по технической сущности к предлагаемому является р5 устройство для фиксации отказов процессора, содержащее триггер тяжелой ошибки, триггер прерывания по легкой ошиЬке, счетчик повторений, элемент И элемент ИПИ. Счетный вход счетчика повторений является первым входом устройства, выходной сигнал переполнения счетчика повторений поступает на вход триггера тяжелой ошибки, выход которого является первым выходом устроиства, информационные выходы с

35 счетчика повторений соединены с входами элемента ИЛИ, выход которого соединен с первым входом элемента И, выход которого в свою очередь соеди40 нен с входом триггера прерываний по легкой ошибке, выход триггера прерываний по легкой ошибке является вторым выходом устройства, а второй вход элемента И является вторым входом устройства.

45 триггер прерывания по легкой ошиЬкь, выходной сигнал которого идентифицирует ожидающее условие прерывания от схем контроля и устанавливает в ноль счетчик повторений (21.

Недостатком устройства является невозможность фиксации отказов при возникновении ошибки, фиксируемой во время обработки одной из команд, что приводит к ошибочной установке триггера прерываний по легкой ошибке и зацикливанию процессора, тем самым время фиксации отказа становится неограниченно велико„

Команды в процессоре могут находиться на одном из уровней обработки или на уровне выполнения Зацикливание происходит в силу того, что аппаратные средства повторения команд используют минимальное количество оборудования с целью запоминания информации, необходимой для повторения одной из команд, а именно команды, которая последней находилась на уровне выполнения„ Поэтому при возникновении ошибки, фиксируемой во время обработки одной из команд, повторно выполняется предыдущая команда, выполнение которои началось или завершилось„ В этом случае в зависимости от состояния маски прерывания от схем контроля по легкой ошибке возможны следующие два варианта зацикливания процессора, совмещающего обработку команд, при возникновении ошибки, фиксируемой на -м уровне и -й команды. Если маска прерывания по легкой ошибке закрыта, то зацикливание происходит по алгоритму: успешное повторение ц -1 + -й команды в несовмещенном режиме, сброс счетчика повторений, дальнейшая обработка команд программы, ошибка при обработке на -м уровне я -й команды, успешное повторение h --..k+j-й команды и т.д. Если маска прерывания по легкой ошибке открыта, то зацикливание происходит по алгоритму: успешное повторение rl -k+i-й команды в несовмещенном режиме, сброс счетчика повторений,, выполнение программы обработки прерывания от схем контроля, дальнейшая обработка текущей программы, начиная с команды и - + +1, ошибка при обработке íà i -м уровне

М-й команды, успешное повторение последней команды программы прерывания от схем контроля, сброс счетчика повторений, выполнение программы об1057947 работки прерывания от схем контроля и т,д„

Последний алгоритм зацикливания возможен при возникновении ошибок, фиксируемых при обработке команд, не используемых в программе обраЬотки прерывания от схем контроля, Оба алгоритма зацикливания допускают обработку прерываний всех классов согласно приоритету с последующим входом обратно в цикл.

Цель изобретения - повышение точности фиксации сбойной команды.

Поставленная цель достигается тем что в устройство, содержащее первый счетчик, первый и второй триггеры, элемент ИЛИ, элемент И, причем вход повторяемой ошибки устройства и вход успешного выполнения команды соединены соответственно со счетным входом первого счетчика и первым входом элемента И, выход переполнения первого счетчика соединен с установочным входом первого триггера, выход которого является первым выходом устройст ва, информационные выходы счетчика соединены с входами элемента ИЛИ, выход которого соединен с вторым входом элемента И, выход второго триггера является. вторым выходом стройства и соединен с установочным входом первого счетчика, введен второй счетчик. причем выход элемента И соединен со счетным входом второго счетчика,выход которого соединен с установочным входом второго триггера, вход повторяемой ошибки устройства соединен с установочным входом второго счетчика.

Таким оЬразом, второй счетчик блокирует установку в единицу второго триггера при поступлении первого сигнала успешного выполнения команды на второй вход устройства, тем самым не допуская ложного формирования на втором выходе устройства сигнала, идентифицирующего ожидающее условие преры вания от схем контроля при наличии отказа в оборудовании процессора. В этом случае процессор не оЬрабатывает ложные запросы на прерывание, исключается зацикливание процессора и время фиксации отказа уменьшается, На чертеже приведена структурная схема устройства для фиксации отказов процессора.

Устройство содержит первый счетчик 1, первый триггер 2, элемент, ИЛИ 3, элемент И 4, второй триггер 5, второй счетчик 6, 50

Ожидающее условие прерывания от схем контроля возникает только в том случае, если после повторения одной из команд успешно выполнены команды, находившиеся на уровнях обработки в момент первичного возникновения сигнала ошиЬки, В этом случае процессор не обрабатывает ложные запросы на прерывание, что исключает его зацикливание. В ином случае по переСчетный вход первого счетчика 1 соединен с входом установки в ноль второго счетчика 6 и является первым входом устройства, выход переполнения

5 первого счетчика 1 подключен к входу первого триггера 2, выход которого является первым выходом устройства, информационные выходы первого счетчика 1 соединены с входами элемен- . та ИЛИ 3, выход которого соединен с первым входом элемента И 4. Выход элемента.И,4 соединен со счетным входом второго счетчика 6, выход переполнения которого подключен к входу второго триггера 5, выход которого является вторым выходом устройства и соединен с входом установки в ноль первого счетчика 1, второй вход эле" мента И 4 является вторым входом устройства„ Цепи установки в ноль триггеров и счетчиков при включении пита" ния условно не показаны.

Устройство работает следующим образом.

25 При поступленйи на первый вход устройства сигнала повторяемой ошибки от схем контроля процессора содержимое первого счетчика 1 увеличивается на единицу. При переполнении первого счетчика 1 устанавливается в единицу первый триггер 2, выходной сигнал которого поступает в процессор, иденти.фицируя неотложное условие прерйвания от схем контроля.

В режиме повторения содержимое первого счетчика l не равно нулю, -при этом с выхода элемента ИЛИ на вход элемента И 4 поступает сиг-, нал логической единицы, При поступлении на второй вход устройства сигнала успешного выполнения команды в режиме повторения содержимое второго счетчика 6 увеличивается на единицу. При переполнении второго счетчика 6 устанавливается в единицу вто45 рой триггер 5, выходной сигнал которого поступает в процессор, идентифицируя ожидающее условие прерывания от схем контроля, % 1057947 d полнению первого счетчика 1 эафикси- . уменьшает время нахождения ЭВМ в ре. руется неотложное условие прерыва- жиме циклического повторения сбойной ния от схем контроля, т.е. отказ про- команды. цессора.

Устройство позволяет фиксировать 5 Экономический эффект от исполь" любые отказы в контролируемом обору- зования предлагаемого изобретения содовании процессора. стоит в сокращении времени беспоТаким образом, изобретение путем леэной работы ЭВМ в режиме цикличес" точного указания сбойной команды „ !кого аппаратного повторения команд.

Составитель И, Сигалов

Редактор С. Юско Техред M.Tåïåð, Корректор И. Эрде и

Заказ 9464/Я Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

И 3035 Москва Ж-35 Рамшская наб. д. 4/5

Ф Д Ф

Филиал ПЙЙ "Патент", г. Ужгород, ул. Проектная, 4