Счетчик

 

СЧЕТЧИК, содержащий в каждом разряде два триггера памяти, выполненные на четырех элементах И-ИЛИ-НЕ, выход первого элемента И-ИЛИ-НЕ соединен с входом первой группы И второго элемента И-ИЛИ-НЕ, выход которого соединен -с входом первой группы И первого элемента И-ИЛИ-НЕ, выход третьего элемента И-ИЛИ-НЕ соединен с входом первой ; группы И четвертого элемента И-ИЛИ-НЕ выход которого соединен с входом первой группы И третьего элемента И-ИЛИ-НЕ, вход первого разряда соединен с входом счетчика, о т л и ч а ю щ и И с я тем,что, с целью уменьшения потре«5ляемой мощности, уменьшения генерации пф .мех в цепи питания и увеличения Сдельной информгщионной емкости в каждый разряд введен,двоичный коммутацноянаК триггер, выполненный на пятом и шестом элементеис И-ИЛМ- Й, выХод первого элемента И-ИЛИ-НЕ со динен с первым входом второй групга И четвертого и с первым входом первой группы И пятого И ., шестого элементов И-ИЛИ-НЕ, выход второго элемента И-илИгНЕ соединен с первым входом второй группы И третьего элемента И-ИЛИ-НЕ и с первыми входами вторых групп И пятого и шестого элементов И-ИЛИ-НЕ, выход третьего элемента И-ИЛИ-НЕ соединен с первым входом второй группы И первого элемента И-ИЛИ-НЕ, с вторым ВХОД014 первой группы И пятого элемента Иг-или-НЕ и с вторым входом второй группы И шестого элемента И-ИЛИ-НЕ, выход четвертого элемента И-ИЛИ-НЕ соединен с первым входом второй группы И второго элемента. И-ИЛИ-НЕ, с вторым входом второй е группы и пятого элемента И-ШЮ-НЕ, с вторым входом первой группы И шестого элемента И-ИЛИ-НЕ и с входом последующего разряда, выход пятого 1 элемента И-ИЛИ-НЕ соединен с в торыми входам1 вто{Я 1х групп И третьего L и четвертого элементов И-ИЛИ-НЕ с и я третьими входами и второй; групп И и с первьп) входомггретьёй группы И шестого элемента И-ИЛИ-НЕ, вьаод которого соединен с вторыми О) .входами вторых групп И первого и второго элементов И-ИЛИ-НЕ и с третьики входами первой и второй групп Икс J| первым входом третьей группы И пятого элемекга И ИЛИ-НЕ, а с третьими Од входами вторых групп И первого, вто-Js j рого, третьего и четвертого элементов И-ИЛИ-НЕ НС вторыми входами третьих групп И пятого и шестого элементов И-ИЛИ-НЕ соединен вход ,раэряда.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ply Н 03 К 23/02 .

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ

: (21) 3443324/18-21 (22) 24.05.82 (46) 15.12. 83. Бюл. М 46 (72) Н.Ф. Мочалов (53) 621.374.32(088.8) (56) 1. Ангер С. Асинхронные после-. довательностные схемы. М.„ "Наука",.

1977, с. 372, рис. 7, б °

2. Авторское свидетельство СССР по заявке 9 3285318/18-21, кл. Н 03 К 23/00, 07.05.81. (54)(57) СЧЕТЧИК, содержащий в каждом разряде два триггера памяти, выполненные на четырех элементах

И-ИЛИ-НЕ, выход первого элемента

И-ИЛИ-НЕ соединен с входом первой группы И второго элемента И-HJlH-HE, выход которого соединен с входом первой группы И первого элемента

И-ИЛИ-НЕ, выход третьего элемента И-ИЛИ-НЕ соединен с входом первой группы И четвертого элемента

И-ИЛИ-НЕ, выход которого соединен с входом первой группы И третьего элемента И-НЛИ-НЕ, вход первого разряда соединен с входом счетчика, отличающийся тем,что, :с целью уменьшения потребляемой мощности, уменьшения генерации по,мех в цепи питания и увеличения удельной информационной емкости

s каждый разряд введеи. двоичный коммутационный триггер, выполненный на пятом н шестом элементах И-ИЛИНЖ выход первого элемента И-ИЛИ-НЕ co :.Р.. динен с первым входом второй группы

И четвертого и с первьн. входом nepsoa группы И пятого и..SU„„. 1264 А шестого элементов И-ИЛИ-НЕ, выкод второго элемента И-ИЛИ-.НЕ соединен с первым .входом второй группы И третьего. элемента И-ИЛЙ-НЕ и с первыми входами вторых групп И пятого и шестого элементов И-ИЛИ-НЕ, выход третьего элемента И-ИЛИ-НЕ соединен с первым входоМ второй группы И первого элемента И-ИЛИ-НЕ, с вторым входом первой группы И пятого элемента И-ИЛИ-НЕ и с вторым входом второй группы И шестого- элемента

И-ИЛИ-HE выход четвертого элемента И-ИЛИ-HE соединен с первым входом второй группы И второго элемента.

И-ИЛИ-НЕ, с вторым входом второй группы И пятого элемента И-ИЛИ-НЕ, Е с вторым входом первой группы И шестого элемента И-ИЛИ-НЕ и с входом последующего разряда, выход пятого элемента И-ИЛИ-.НЕ соединен с вторыми входами вторых групп И третьего и четвертого элементов И-ИЛИ-НЕ Е и д.третьими входами первой и второй: групп И и с первым входом третьей группы И шестого элемента И-ИЛИ-НЕ, .выход которого соединен с вторыми ,входами вторых групп И первого и вт рого элементов И-ИЛИ-НЕ и с третьивк, входами первой и второй групп И и с (р .а первым входом третьей группы И пятого элемента И-ИЛИ-НЕ, à с третьими ©)

1 входами вторых групп И первого вто- -В I . I pore, третьего и четвертого элементов И»ИЛИ-HE и с вторыми входами третьих групп И пятого и шестого элементов И-ИЛИ-НЕ соединен вход, разряда.

1061264

Изобретение относится к вычислительной технике и автоматике и может быть использовано для счета импульсов.

Известен счетчик, содержащий в каждом разряде пять элементов И и два триггера с соответствующими связями Г1 3

Недостатками известного устройства являются низкая удельная информационная емкость и сложность реа- f0 лизации.

Наиболее близким к изобретению по технической сущности является счетчик, содержащий в каждом разряде два триггера памяти, выполнен- 15 ные на четырех элементах И-ИЛИ-HE причем выход первого элемента

И-ИЛИ-НЕ соединен с входом первой группы И второго элемента И-ИЛИ-НЕ, выход которого соединен с входом щ первой группы И первого элемента

И-ИЛИ-НЕ, выход третьего элемента

И-ИЛИ-НЕ соединен с входом вторОй группы И четвертого элемента И-ИЛИ-НЕ, выход которого, соединен с sxoдом первой группы И третьего элемента И-ИЛИ-НЕ, вход первого разряда соединен.с входом счетчика «23.

Недостатком известного счетчика является большое число применяемых элементов, которое приводит .к увеличению потребляемой мощности, а также генерации помех в цепи питания переключающимися элементами и к снижению удельной информационной емкости счетчика (бит/элемент f.

Цель изобретения - уменьшение потребляемой мощности, уменьшение генерации помех в цепи питания переключающимися элементами И-ИЛИ-НЕ и увеличение удельной информацион- 4О ной емкости. счетчика.

Поставленная цель достигается тем, что в счетчик, содержащий в. каждом разряде два триггера памяти, выполненные на четырех элементах

И-ИЛИ-НЕ, выход первого элемента

И-ИЛИ-HE соединен с входом первой группы И второго элемента И-ИЛИ-НЕ, выход которого соединен с входом первой группы И первого элемента

И-ИЛИ-НЕ, выход третьего элемента

И-ИЛИ-НЕ соединен с входом первой группы И четвертого элемента И-ИЛИ-НЕ, выход которого соединен с входом первой группы M третьего эле- 55 мента И-ИЛИ НЕ, вход первого разряда соединен с входом счетчика, в каждый разряд введен двоичный коммутационный триггер, выполненный на пятом и шестом элементах 69

И-ИЛИ=НЕ, выход первого элемента

И-ИЛИ-НЕ. соединен с первым входом второй группы И четвертого и с первым входом первой группы 44:пятого и шестого элементов И-ИЛИ-, НЕ, выход 65 второго элемента И-ИЛИ-НЕ соединен с первым входом второй группы И третьего элемента И-ИЛИ-HE и с первыми входами вторых групп И пятого и шестого элементов И-ИЛИ-НЕ, выход третьего элемента И-ИЛИ-НЕ соединен с первым входом второй группы И первого элемента И-ИЛИ-НЕ, с вторым входом первой группы И пятого элемента И-ИЛИ-НЕ и с вторым входом второй группы И шестого элемента И-ИЛИ-НЕ, выход четвертого элемента И-ИЛИ-НЕ соединен с первым входом второй группы И второго элемента Ч-ИЛИ-НЕ, с вторым входом второй группы И пятого элемента

И-ИЛИ-НЕ, с вторым входом первой группы И шестого элемента И-ИЛИ-НЕ и с входом последующего разряда, выход пятого элемента И-ИЛИ-НЕ соединен с вторыми входами вторых групп

И третьего и четвертого элементов

И-ИЛИ-НЕ и с третьими входами первой и второй групп И и с первым вхо-. дом третьей группы И шестого элемента И-ИЛИ-НЕ, выход которого соединен с вторыми входами вторых групп

И перэого и второго элементов И-ИЛИ-НЕ и с третьими входами первой и второй групп И и с первым входом третьей группы И пятого элемента

И-ИЛИ-НЕ, а с третьими входами вторых групп И первого, второго, третьего и четвертого элементов И-ЙЛИ-НЕ и с вторыми входами третьих групп

И пятого и шестого элементов

И-ИЛИ-НЕ соединен вход разряда.

На чертеже представлена схема счетчика.

Устройство содержит разряды 1, в каждом из которых элементы И-ИЛИ-НЕ

2-5 попарно образуют первый и второй триггеры памяти, а элементы

И-ИЛИ-HE 6-7 - коммутационный триггер, соответственно первую, вторую и третью группы И 8, 9 и 10 элементов И-ИЛИ-НЕ, вход 11 разряда.

Рассмотрим работу счетчика на примере работы одного из его разрядов 1.

В исходном состоянии при наличии логического "0" на входе 11 на выходах элементов 2, 4 и 6 присутствует логический "0", а на выходах элементов 3, 5 и 7 - логическая

"1". Поэтому при поступлении на вход 11 сигнала, равного логической

"1", на выходе элемента 3 появляет-. ся логический "0", а на выходе элемента 2 — логическая "1". В паузе после первого входного импульса на входе 11 присутствует логический

"0", иа выходе элемента 6 появляется логическая "1", а на выходе элемента 7 - логический ".0". С при ходом на вход 11,второго входного импульса на выходе элемента 5 по1061264

Составитель Л.Симонова

Редактор A.АлексееНко Техред Ж.Кастелевич Корректор О.Тигор

Заказ 10058/57 Тираж 936 . Подписное

ВНИИПИ ГосударотвеНного комитета СССР по делам изобретений и открытий

113035, Москва,.Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 является логический "0", а на выхо-. де элемента 4 - логическая "1".

В паузе после второго импульса на .выходе элемента 7 появляется логическая "1", а на выходе элемента 6, логический "0". Третий входной импульс вызывает появление на выходе

:элемента 2 лбгического "0", а на выходе элемента 3 — логической

"1". После окончания действия третьего входного импульса на выходе " элемента 6 появляется логическая

"1", а на выходе элемента 7 - логический "0". С приходом четвертого входного импульса на выходе элемен та 4 появляется логический "0", а на выходе элемента 5 — логическая

В паузе после четвертого Вход ного импульса схема устанавливается в исходное состояние. Таким образом каждый из разрядов счетчика имеет четыре устойчивых состояния, а между разрядами организован последовательный перенос.

Технико-экономическим эффектом изобретения является уменьшение

10 числа элементов H-ИЛИ-НЕ на (7-6)»

x N/ 7N 100% = 14,3%; уменьшение потребляемой мощности примерно. на

10%, увеличение удельной информационной емкости на величину, равнуэ

100 ((ф Д +ф + Д )(log 4 )/7Й Ф1 (а.