Устройство для контроля микропрограмм

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МИКРОПРОГРАММ , содержащее регистр микрокоманд , дешифратор адреса, блок памяти , генератор тактовых импульсов, элемент И, элемент задержки, блок элементов И и триггер управления, причем единичный выход триггера управления соединен с первым входом элементами, второй вход которого соединен .с выходом генератора тактовых импульсов, выход элемента И подключен к управляющему входу блока памяти и через элемент задержки соединен с первым входом блока элементов И, выход регистра микрокоманд соединен с вторым входом блока -элементов И и входом дешифратора адреса, выхёд которого соединен с адресным входом блока памяти, вход регистра микрокоманд соединен с первым информационным входом устройства, управляющий вход устройства соединен с единичным входом триггера управления , отличающееся тем, . что, с целью повышения достоверности контроля, в него введены первая и вторая группы элементов задержки, первая и вторая группы элементов ИЛИ, первая, вторая и третья группы элементов И, группа триггеров состояния ресурсов, триггер фиксации ошибки и дйа элемента ИЛИ, причем группа выходов занятия ресурсов блока памяти через соответствующие элементы задержки первой группы подключена к первым входам соответствующих элементов ИЛИ первой группы, группа информационных входов устройства соединена с вторыми входами соответствующих элементов ИЛИ первой группы, выходы элементов ИЛИ первой группы соединены с единичньгми входами соответствующих триггеров группы состояния ресурсов, группа выходов освобождения ресурсов блока памяти соединена с первыми входами соответствующих элементов И первой и второй групп и через соответствующие элемен-ф ты задержки второй группы с нулевыми (Л входами соответствующих триггеров группы состояния ресурсов, нулевой выход каждого триггера группы состояния ресурсов соединен с вторыми входами соответствующих элементов И g второй группы, единичный выход каждого триггера группы состояния ресурсов соединен с первым входом соответствующего элемента И третьей группы, группа выходов занятия ресурО ) сов блока памяти соединена с вторыю ми входами элементов И первой и третьей групп, выходы одноименных элементов И первой, второй и третьей о со групп соединены соответственно с первым, вторым и третьим входами соответствующих элементов ИЛИ второй группы, выходы элементов ИЛИ второй группы соединены с соответствующими входами первого элемента ИЛИ, вы . ход которого соединен с единичным входом триггера фиксации ошибки, единичный выход которого, является контрольным выходом устройства и соединен с первым входом второго элемента ИЛИ, вход пуска и останова устройства соединен соответственно с единичным входом триггера управления и с

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) 3(59 0 06 F. 11/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ;

К ABTOPCKOlVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3494633/18-24 (22) 27.09.82 (46) 23,.12.83. Бюл. Р 47 (72) С.Н.. Ткаченко, В.С». Харченко, Г.Н. Тимонькин и С.П. Козий (53) 681.3(088.8) (56) 1. Шоу A.. Логическое проектирование операционных систем. М., 1981, с. 11, 249.

2. Авторское свидетельство СССР по заявке 9 3224689/18-24, кл. G 06 F 9/2?, 26.12.80.

3. Патент СИЛ Р 4167778, кл. G 06 F 11/00, опублик. 1971 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МИКРОПРОГРЛММ, содержащее регистр микрокоманд, дешифратор адреса, блок памяти, генератор тактовых импульсов, элемент И, элемент задержки, блок элементов И и триггер управления, причем единичный выход триггера управления соединен с первым входом элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, выход:элемента H подключен к управляющему входу блока памяти и через элемент задержки соединен с первым входом блока элементов И, выход регистра микрокоманд соединен с вторым входом блока элементов И и входом дешифратора адреса, выход которого соединен с адресным входом блока памяти, вход регистра микрокоманд соединен с первым информационным входом устройства, управляющий вход устройства соединен с единичным входом триггера управления, о т л и ч а ю щ е е с я тем, . что, с целью повышения достоверности контроля, в него введены первая и вторая группы элементов задержки, первая и вторая группы элементов

ИЛИ, первая, вторая и третья группы элементов И, группа триггеров состояния ресурсов, триггер фиксации ошибки и два элемента ИЛИ, причем группа выходов занятия ресурсов блока памяти через соответствующие элементы задержки первой группы подключена к первым входам соответствующих элементов ИЛИ первой группы, группа .информационных входов устройства соединена с вторыми входами соответствующих элементов ИЛИ первой группы, выходы элементов ИЛИ первой группы соединены с единичными входами соответствующих триггеров группы состояния ресурсов, группа выходов освобождения ресурсов блока памяти соединена с первыми входами соответствующих элементов И первой и второй групп и через соответствующие элемен-с ты задержки второй группы с нулевыми входами соответствующих триггеров группы состояния ресурсов, нулевой выход каядого триггера группы состоя C ния ресурсов соединен с вторыми входами соответствующих элементов И ф второй группы, единичный выход каждого триггера группы состояния ресурсов соединен с первым входом соответствующего элемента И третьей группы, группа выходов занятия ресурсов блока памяти соединена с вторыми входами элементов И первой и третьей групп, выходы одноименных элементов И первой, второй и третьей групп соединены соответственно с первым, вторым и третьим входами соответствующих элементов ИЛИ второй группы, выходы элементов ИЛИ второй группы соединены с соответствующими входами первого элемента ИЛИ, выя ход которого соединен с единичным входом триггера фиксации Ошибки, единичный выход которого является контрольным выходом устройства и соединен с первым входом второго элемента ИЛИ, вход пуска и останова устройства соединен соответственно с единичным входом триггера управления и с

1062709 вторым входом второго элемента ИЛИ, выход которого соединен с нулевым входом триггера управления, нулевой

Изобретение относится к вычислительной технике и может быть использовано в современных вычислительных системах (ВС) .

Развитие ВС выдвигает задачу оптимального управления и контроля распределения ресурсов этих систем.

При этом под ресурсом в общем случае понимается программная или àïïàратная компонента (элемент) системы, которая может быть представлена процессу для его реализации.

Большинство современных ВС построено на базе принципа микропрограммного управления и поэтому являются микропрограммными системами (МПС), в которых алгоритмы управления интерпретируются микропрограммами.

С учетом этого под ресурсом МПС можно понимать любую компоненту МПС, выделяемую микропрограмме для обес- 20 печения ее реализации и управляемую сигналом отдельной микрооперации.

Для обеспечения заданного алгоритма функционирования МПС микропрограмма должна быть корректна, т.е. не допускать противоречивого распределения ресурсов, вследствие которого система не выполнит возлагаемые на нее задачи с заданным качеством.

Известные методы определения тупико- 30 вых ситуаций при распределении ресурсов не дают практически приемлемых решений для организации контроля корректности микропрограмм f1) .

Известно устройство для контроля 35 микропрограмм, содержащее регистр микрокоманд, блок памяти, генератор тактовых импульсов, триггер, логические элементы И, ИЛИ и элемент задержки P2) .

Недостатком этого устройства является низкая достоверность контроля, обусловленная тем, что оно не позволяет контролировать корректность микропрограмм в динамическом режиме.

Наиболее близким к предлагаемому по технической сущности и достигаемому эффекту является устройство для обнаружения ошибочных кодов, содержащее регистр микрокоманд, дешифратор адреса вектора ресурсов, блок памяти векторов ресурсов, генератор тактовых импульсов, элемент И, элемент задержки, первый блок элевыход триггера фиксации ошибки соединен с третьими входами блока элементов И. ментов И и триггер управления, еди-. ничный выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, выход элемента И подключен к управляющему входу блока памяти векторов ресурсов и через элемент задержки к первому входу первого блока элементов И, второй вход которого соединен с.выходом регистра микрокоманд и входом дешифратора адреса вектора ресурсов, выход которого соединен с информационным входом блока памяти векторов ресурсов, вход регистра микрокоманд соединен с информационным входом устройства, управляющий вход которого является единичным входом триггера управления (3) .

Недостатком .данного устройства является низкая достоверность контроля корректности микропрограмм.

В данном устройстве контроль корректности микрокоманд осуществляется путем обнаружения запрещенных кодов микрокоманд, т.е. тех, которые содержат некорректные (противоречивые) операции над ресурсами в пределах данной микрокоманды.

Будем считать, что MflC характеризуется множеством мойопольно используемых ресурсов, управляемых отдельной микрооперацией. Каждый ресурс

R ниях — либо свободном, либо занятом.

В соответствии с этим целесообразно ввести две операции С и P — занятия и освобождения ресурса соответственно. Выполнение операций G u P над ресурсом применительно к каждой микрокоманде обозначает, что применение операции занятия к свободному ресурсу приводит к тому, что этот ресурс становится занятым, а применение операции освобождения к занятому ресурсу приводит к освобождению ресурса соответственно.

Операции G и Р являются допустимьпми или корректными.

Недопустимыми или некорректными являются операции занятия занятого ресурса и освобождения свободного.

Причиной существования в микропрограмме недопустимых и некорректных операций является отсутствие динамического упорядочивания в занятии

1062709 и освобождения ресурсов (динамическая некорректность) .

Кроме того, некорректной следует считать микрокоманду, если в ней одновременно предусмотрено два противоречивых воздействия (занятие и освобождение ) на один и тот же ре-сурс (статическая некорректность).

Важно отметить, что статическая некорректность микрокоманды является ее постоянным свойством, независи-1О мым от точек использования микрокоманд в микропрограмме.

Динамическая же некорректность микрокоманды проявляется только тогда, когда местоположение микрокоманды 15 в.микропрограмме приводит к выполнению операций в соответствии с условиями, описанными выше. Таким образом, одна и та же динамически некорректная микрокоманда может приво- 2О дить к ошибочному управлению системой только в определенных последовательностях микрокоманд.

Известное устройство позволяет обнаруживать только статически некорректные микрокоманды.

Для этого в.блоке памяти устройства запоминаются биты флажков, соответствующие каждому из возможных различных кодов микрокоманд.

Бит флажка имеет значение двоичной

"1", если соответствующий код микрокоманды определяется как допустимый (непротиворечивый ) для использования код, и двоичнбго "0" в противномслучае. Микрокоманда, выполнение которой предстоит в текущем машинном цикле, временно запоминается в регистре, а код операции этой .микрокоманды декодируется с целью образо вания адреса блока памяти бита флаж- 40 ков. По образованному адресу произво-, дится обращение к блоку памяти и считывается бит флажка, соответствующий заполненной микрокоманде. Если . при обращении к блоку памяти оказы- 45 вается, что бит флажка, соответствующий данному коду операции, является двоичной "1", то в вычислительную ма-. шину выдается сигнал, подтверждающий зайомненную вРеменно микрокоманду как допустимую для исполнения. Описанные операции повторяются в каждом таите работы.

У

Таким образом, отсутствие в структуре известного устройства элементов и связей, обеспечивающих контроль не только статической, но и динами-. ческой корректности, приводит к низкой достоверности контроля.

Целью изобретения является повы- 60 шение достоверности контроля путем расширения класса обнаруживаемых некорректных микрокоманд.

Поставленная цель достигается тем, что в устройство для контроля корректности микропрограмм, содержащее регистр микрокоманд, дешифратор адреса, блок памяти, генератор тактовых импульсов, элемент И, элемент задержки, блок элементов И и триггер управления, причем единичный выход триггера управления соединен с первым входом элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, выход элемента И подключен к управляющему входу блока памяти и через элемент задержки соединен с первым входом блока элементов И, а выход регистра микрокоманп соединен с вторым входом блока элементов И и вхо дом дешифратора адреса, выход которого соединен с адресным входом блока памяти, вход регистра. микрокоманд соединен с первым информационным входом устройства, управляющий вход устройства соединен с единичным входом триггера управления, дополнительно введены первая и вторая группы элементов задержки, первая и вторая группы .элементов

ИЛИ, первая, .вторая и третья группы элементов И, группа триггеров

-состояния ресурсов, триггер фиксации ошибки и два элемента ИЛИ, причем группа выходов занятия ресурсов блока памяти через соответствующий элемент задержки первой группы подключена к первым входам соответствующих элементов ИЛИ первой группы, группа информационных входов устройства соединена с вторыми входами соответствующих элементов ИЛИ первой группы,. выходы элементов ИЛИ первой группы соединены с единичными входами соответствующих триггеров группы состояния ресурсов, группа выходов освобождения ресурсов блока памяти соединена с первыми входами соответствующих элементов И первой и второй групп и через соответстЬующие элементы задержки второй группы с нулевыми входами соответствующих триггеров группы состояния ресурсов, нулевой выход каждого триггера группы состояния ресурсов соединен с вторыми входами.соответствующих элементов И второй группы, единичный выход каждого триггера группы состояния ресурсов соединен с первым входом соответствующего элемента И третьей группы группа выходов занятия ресурсов блока памяти соединена с вторыми входами элементов И первой и третьей групп, выходы одноименных элементов И первой,. второй и третьей групп соединены соответственно с первым, вторык и третьим входами соответствующих элементов ИЛИ второй группы, выходы элементов ИЛИ второй группы соединены с соответствующими входа1062709 ми первого элемента ИЛИ, выход которого соединен с единичным входом триггера фиксации ошибки, единичный выход которого является контрольным выходом устройства и соединен с первым входом второго элемента ИЛИ, Вход пуска и останова устройства соединен соответственно с единичным входом триггера управления и с вторым входом второго элемента ИЛИ, выход которого соединен с нулевым входом триггера управления, нулевой выход триггера фиксации ошибки соединен с третьими входами блока элементов И.

Сущность изобретения состоит во введение в структуру устройства таких новых элементов и связей, ко10

35 торые обеспечивают контроль статичес50

На фиг. 1 представлена функциональная схема устройства для контроля микропрограмм, на фиг. 2 и 3— временные диаграммы работы устройства.

Устройство для контроля микропрограмм содержит первый информационный вход 1, регистр 2 микрокоманд, дешифратор 3 адреса, первый блок

4 элементов И, информационный выход

5 устройства, информационный вход 6 блока 7 памяти, группу 8 выходов занятия ресурсов блока 7 памяти, группу 9 выходов освобождения ресурсов блока памяти, первую группу 10

60 кой и динамической некорректности микрОпрограмм. Для этого устройство использует средства динамического отслеживания состояния ресурсов с одной стороны, и воздействия на них микрокоманд с другой стороны.

В блоке памяти устройства хранятся коды векторов ресурсов микрокоманд микропрограмм.

Текущее состояние ресурсов, используемых микропрограммами (ресурс свободен или занят} отслеживается блоком триггеров отвлеживания состояния

Для каждой микрокоманды проверяемой микропрограммы считывается из блока памяти ее вектор воздействия на ресурсы и осуществляется контроль корректности воздействия на ресурсы очередной проверяемой микрокомандой с использованием информации-, о текущем состоянии ресурсов и воздействии на них микрокоманды. При 40 этом фиксируется факт ошибки, если очередная проверяемая микрокоманда пытается занять и освободить один и тот же ресурс (статическая некорректность}, либо занять занятый 45 или освободить свободный ресурс (динамическая некорректность). При обнаружении ошибки некорректная микрокоманда на объект управления не выдается. элементов задержки, второй информационный вход 11 устройства, первую группу 12 элементов ИЛИ, группу 13 триггеров состояния ресурсов, третью группу 14 элементов И, вторую группу 15 элементов ИЛИ, первый элемент

ИЛИ 16, управляющий вход устройства

17, генератор 18 тактовых импульсов, триггер 19 управления, элемент И 20, элемент 21 задержки, управляющий вход 22, вторую группу 23 элементов задержки, первую группу 24 элементов И, вторую группу 25 элементов И, триггер 26 фиксации ошибки, управляющий выход устройства 27, второй элемент ИЛИ 28.

Информационный вход 1 устройства предназначен для подачи в устройство очередной проверяемой микрокоманды, информационный вход 11 — для подачи в устройство кода установки начального значения вектора состояния ресурсов, управляющий вход 17 для подачи управляющих сигналов

"Пуск" и "Стоп", информационный выход 5 " для выдачи микрокоманды после проверки ее корректности, управляющий выход 27 - для выдачи сигнала ошибки (признака некорректности ).

Регистр 2 микрокоманд предназначен для приема очередной проверяемой микрокоманды.

Дешифратор 3 адреса предназначен для формирования адреса вектора управления ресурсами очередной мнкрокоманды, блок 7 памяти — для хранения значений векторов управления ресурсами каждой микрокоманды мнкропрограммы, информационный вход 6 блока

7 памяти — для выдачи в блок памяти адреса вектора управления ресурсами проверяемой микрокоманды.

Группа выходов 8 занятия ресурсов. блока 7 предназначена для выдачи сигналов, соответствующих занимаемым ресурсам проверяемой микрокомандой, группа выходов 9 освобождения ресурсов блока 7 — для выдачи сигналов, соответствующих освобождению ресурсов проверяемой мнкрокоиандой, группа 10 элементов задержки — для задержки сигналов установки в единичное состояние триггеров 13 состояния ресурсов, соответствующих занимаемым ресурсам проверяемой микрокомандной, на время срабатывания элементов Й 14, ИЛИ 15, ИЛИ 16 и триггера 26.

Граппа 13 триггеров состояния ресурсов предназначена для хранения кода текущего состояния ресурсов, используемых микропрограммой, rpynпа 14 элементов И вЂ” для формирования сигналов ошибки, соответствующих занятию ресурса, группа 15 элементов ИЛИ, элемент ИЛИ 16 - для формирования сигнала установки в

7 1062709 8 единичное состояние триггера 26 фик- .диаграммах обозначены задержка сации ошибки, соответствующего сшиб-. . на элементе 10 (23), задержка сп ке воздействия на ресурсы проверяе- на элементе 21. мой микрокомандной. Устройство работает следующим обГруппа 23 элементов задержки разом. предназначена для задержки сигналов 5 В исходном состоянии все элементы установки в нулевое состояние триг- памяти находятся в нулевом состоя-геров группы состояния ресурсов, нии. соютветствующих освобождаемым ресур- Перед проверкой микропрограммы сам проверяемой микрокомандной, на информационный вход 11 устройстна время срабатывания элементов И 10 ва подается код исходного состояния

25, ИЛИ 15, ИЛИ 16 и триггера 26. ресурсов проверяемой микропрограммы.

Группа 24 элементов И предназна- При этом триггеры 13 группы устанавчена для формирования сигналов сшиб- ливаются в соответствующее состояки, соответствующих одновременному ние. занятию и освобождению одного и то- 15 На вход 17 устройства поступает го же ресурса проверяемой микроко- управляющий сигнал "Пуск", который мандой, группа 25 элементов И вЂ” устанавливает триггер 19 управления для формирования сигналов ошибки, в единичное состояние. На вход устсоответствующих освобождению свобод- ройства 1 поступаЕт первая микроного ресурса, триггер 26 фиксации 0 команда проверяемой микропрограммы ошибки — для фиксации факта некор- и записывается по тактовому импульсу ректности микропрограьвы. Единичное с выхода элемента И 20 в регистр 2. состояние триггера определяет факт С выхода регистра 2 микрокоманда ошибки. поступает иа вход дешифратора 3 и перГеиератор 18 тактовых импульсов 25 вые входы блока 4 элементов И. предназначен для синхронизации раленияботы устройства, а триггер 19 управ- По адресу сформированн

I ому дея - для управления работой уст- шифратором 3, по сигналу с выхода ро . Ед ичное состояние триг- элемента И 20 происходит считывание ройства. Единичн гера определяет рабочий режим. информации из блока 7 памяти о возНа входы тригге 19 действии данной микрокоманды на реа входы триггера 19 поступают сурсы системы. управляющие сигналы "Пуск" и "Стоп" При этом на группе 8 выходов бловхода . ка памяти формируются сигналы, Устройства. ка 7 п блока 7 памяоответствующие занятию ресурсов тыванием векто н для управления счи» ем вектора ресурсов проверяемикрокомандной, на группе 9 выходов мой микрокоманды элемент 21 сигналы, соответствующие освобождеДы, элемент заДерж= нию ресурсов. ки - для задержки выдачи проверяемой микрокоманды н ф на информационный

По этим сигналам производится выход 5 на время мя проверки коррект- 40 установка в единичное (занятие ресурности ее воздейс ствия на ресурсы, ca) или нулевое состояние (ресурс равное величине з е ине задеРжки на элемен- ров 13 группы. освобожден) соответствующих триггете 10 (25) плюс время срабатывания

ИЛИ 12 13 б то соответствующий триггер 13 груп- для управления выда- 45 пы установлен в единичное (нулевое) ния и обеспечивает в ч т выдачу проверенной состояние. Поэтому, если микрокоманда патыается занять (освободить) ход 5 устройства олыс в д .у некорректного возд и озде ствия на ресурсы вает соответствующий элемент И 14

50 (" "1 " "" " "б и" р

На фиг. 2 - 3 предст представлены диты ИЛИ 15, ИЛИ 16 устанавливает т игге 2 аграммы выходных сигнало сигналов элементов триггер б фиксации ошибки в единичу с т р о и с т в а (е д н н н о е с о с о я н и е, с о о в е с в е е н е ичных выходов триггер о в ) Н а д и а г к о Р Р е к т н о м У в о з д е и с т в и ю н а Р е б У Р с ы проверяемой микрокомандной. Это обеси рассматриваемых элементов. На фиг. 2, а показаны печивается задержкой сигналов с групп диаграммы работы уст и устро ства при выи 9 выходов блока 7 памяти на полнении корректной мик время срабатывания элементов И 14, и некорректной микр „Рог и и ТРиггеРа 26 ГРУппами о микропрограммы . ИЛИ 15 и 16 и т .случаев освобождения свободного ре- бО

Раммы длЯ 10 и 23 задержки .соответственно. сурса микрокомандной (фиг, 2 ) занятия занятого рес а нд (фиг. 2, б), . Если проверяемая микрокоманда занятия и освобождения о ног урса (фиг. З,.а), . пытается занять и освободить один го же рес а в диого и то- и тот же ресурс срабатывает соот1 рокоманде иг. 3 б урс одной и той же мик- ветствующий элемент И 24 и сигнал нд ((ф . 3, б) . На временных с выхода через элементы 15 и 16

1062709

10 переводит триггер 26 в единичное состояние.

В случае фиксации ошибки воздействия на ресурсы на управляющий выход устройства 27 выдается сигнал ошибки. 5

Перевод триггера 26 в единичное состояние запрещает выдачу некорректной микрокоманды на информационный выход устройства 5 через блок 4 элементов И. t0

Выдача проверяемой микрокоманды на информационный выход 5 устройства до окончания проверки корректности ее воздействия на ресурсы системы запрещается задержкой сигнала с вы- : 5 хода элемента 20 И на время проверки корректности элементом 21 задержки.

Перевод триггера 19 управления в нулевое сбстояние сигналом ошибки с единичного выхода триггера 26 запрещает прием очередной микрокоманды с информационного входа s ре,гистр 2 и блокирует тем самьм работу устройства.

В случае корректного воздействия на ресурсы системы проверяемой микрокомандной {нулевое состояние триггера 26) по сигналу с выхода элемента 21 задержки на информационный выход устройства 5 выдается проверенная корректная микрокоманда через открытый блок 4 элементов И, а по очередному тактовому импульсу с информационного входа устройства 1 в регистр 2 применяется очередная микрокоманда микропрограммы и осу" ществляется проверка корректности ее воздействия на ресурсы системы.

Работа устройства может быть остановлена при поступлении сигнала ошибки, а также при подаче управляющего сигнала "Стоп" с управляющего входа 17 устройства, через элемент

ИЛИ 28 на нулевой вход триггера 19 управления, при этом закрывается элемент И 20 и прекращется подача тактовых импульсов управления работой устройства.

Таким образом, введение двух элементов задержки, двух групп элементов ИЛИ, в трех групп элементов

И, группы триггеров состояния ресурсов, триггера фиксации ошибки и двух элементов ИЛИ позволяет повысить достоверность контроля путем проверки не только статической, но и динамической корректности микрокоманд.

106?709

1062709

1062709

И

4

14

24

Составитель И.Сигалов

Редактор Н.Лазаренко Техред А.Бабинец

Корректор В. Бутяга

Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Эаказ 10219/50

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4