Конвейерный сумматор

 

1.КОНВЁЙЕРНЫЧ СУММАТОР, содержащий матрицу из п суммирующих ячеек, где празрядность суммируемых чисел, причем первые входы ( i , J ) -It суммирующих ячеек, где i номер строки матрицы, , д-номер л столба матрицы -I,.. .,п, соединены с разрядами первой входной шины конвейерного сумматора, выход суммы Кс1ждой (,)-й суммирующей ячейки, где i номер строки, номер столбца матрицы, ,... ,п , { 1,... ,п-1, соединен с первым входом соответствующей (i,; +1)-й суммирукмцей ячейки, отличающийс я тем, что, с целью упрощения конвейерного сумматора, вторые входы (l,g)-x суммирукмцих ячеек, для которых t , подключены к разрядам второй входной шины конвейерного сумматора, выход переноса каждой (t-,j )-и суммирующей ячейки, для которой t,i, il,...,«-l, соединен с .вторым входом соответствующей (i-+l,)-A cytampytaoffK ячейки, выходы суммы (С,т)-х суммирующих ячеек соединены с разрядами выходной шины суммы конвейерного сумматора, а j выход переноса (w,)-ft суммирующей (Л ячейки соединен с выходом переноса конвейерного сумматора, второй вход с каждой суммирующей ячейки, для которой i,, ,..; ,п-1, соединен с шиной нулевого потенциала. mt И«мл .Ия-гй I -A % ife. fl ittt h, :% t fit 4 ..««fe2ijklC -+z .I Si. М14ф8й.««и«фД. .. Ibt.f

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (111

M5D G 06- F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВ(ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3379788/18-24 (22) 11.01.82 (46) 15.01.84. Бюл. Р 2 (72) В.И.Козлов (53) 681.325.5(088.8) . (56) l. Авторское свидетельство СССР

9 603991, кл. G 06 F 7/50, 1976.

2. Фет Я.И. Т1араллельные процессоры для управляющих систем. И., Энергоиздат, 1981, с.27, рис.10б (прототип) ° (54) (57) 1. КОНВЕЙЕРНЫЙ СУИИАТОР, содержащий матрицу из п суммирующих ячеек, где n — разрядность суммируемых чисел, причем первые входы (i g)-х суммирующих ячеек, где номер строки матрицы,,)-номер," столба матрицы, 1,...,п, соединены с разрядами первой входной шины конвейерного. сумматора, выход суммы каждой ((.,))-й суммирующей ячейки, где ъ - номер строки, j - номер столбца матрицы,: - l,...,n

)= l,...,п-l, соединен.с первым входом соответствующей (, ) +1)-й суммирующей ячейки, о т л и ч а ю щ и йс я тем, что, с целью упрощения конвейерного сумматора, вторые входы (,j)-х суммирующих ячеек, для которых (.-, подключены к разрядам второй входной шины конвейерного сумматора, выход переноса каждой (,j )-й суммирующей ячейки, для которой ь, 1 l,...,н-l, соединен с вторык входом соответствующей (i+1 j)-й суммирующей ячейки, выходы суммы ((.,и)-х суммирующих ячеек соединены с разрядами выходной шины суммы конвейерного сумматора, а выход переноса (я,>)-й суммирующей ячейки соединен с выходом переноса конвейерного сумматора, второй вход каждой суммирующей ячейки, для которой jl.>4,, 1 1, ;р-l соединен с шиной нулевого потенциала.

1067499

50

2. Сумматор по п.l, о т л и ч аю шийся тем, что суммирующая ячейка содержит полусумматор и два тактируемых элемента памяти, причем первый и второй входы полусумматора соединены с соответствующими входами суммирующей ячейки, выход суммы полусумматора соединен с вхоИзобретение относится к вычислительной технике и может быть использовано в арифметических устройствах ЭВМ., Известен сумматор, выполняющий конвейерную обработку входных операндов и накопление результата сум" мирования 111. Данный сумматор содержит и суммирующих ячеек (n-разрядность кода числа) и цепи последо,вательно соединенных элементов задер жки, подключенных к входам и выходам суммирующих ячеек.

Недостатком данного сумматора является низкое быстродействие при конвейерном суммировании пар операндов из-за последовательной загрузки операндов.

Наиболее близким техническим решением к изобретению является конвейерный сумматор, построенный на двумерной однородной среде, содержащей матрицу из п суммирующих ячеек, где n — разрядность суммируемых чисел, причем первые входы (i,3) — х суммирующих ячеек, где номер строки матрицы, 3 — номер столбца матрицы, i-=l,... n, соединены с разрядами первой входной шины конвейерного сумматора, выход суммы каждой (<,j)-й суммирующей ячейки, гце (. - номер. строки,,1 номер столбца матрицы, 1=1 ° ..n

3--1,...,п-1, соединен. с йервым входом соответствующей (с, +1)-й суммирующей ячейки, выход переноса каждой (i,j)-й суммирующей ячейки, где (.-1,...,Е -1, =1,...,п, соединен со вторым вхс> дом соответствующей ((.+1, )-й суммирующей ячейки, третьи входы суммирующих ячеек соединены с соответствующим разрядами второй вход ной шины конвейерного сумматора 523 .

Недостатком известного сумматора является сложность конструкции, которая выражается в увеличенном числе входов суммирующей ячейки и большом числе связей между ячейками.

Цель изобретения - упрощение конвейерного сумматора. дом первого тактируемого элемента памяти, выход которого подключен к выходу суммы суммирующей ячейки, выход переноса полусумматора соединен с входом второго тактируемого элемента памяти) выход которого поцключен к выходу переноса суммирующей ячейки.

Поставленная цель достигается тем, что конвейерный сумматор, содержащий матрицу из е суммирукщих ячеек, где . — разрядность сумми5 руемых чисел, причем первые входы (i,))-х суммирующих ячеек, где номер строки матрицы, 3 — номер столбца матрицы,i,=l,...,h, соединены с разрядами первой входной ши-! () ны конвейерного сумматора, выход суммы каждой (i.,j )-й суммирующей ячейки, где 4 — номер строки, номер столбца матрицы = 1. ° ° ° М

1=l„...„ï-l, соединен с первым входом соответствующей (<,.j+1)-й суммирующей ячейки, вторые входы ((., )-х суммирующих ячеек, для которых ъ=, подключены к разрядам второй входной шины конвейерного

20 сумматора, выход переноса каждой (i.,j)-й суммирующей ячейки, для которой 4. (),1-1,...,м-l, соединен с вторым входом соответствующей (+1,j)-й суммирующей ячейки, выхОды суммы (iêп)-х суммирующих яче ек соединены с разрядами выходной шины суммы конвейерного сумматора, а выход переноса (п,n) -й суююирующей ячейки соединен с выходом переноса конвейерного сумматора, втоЗО рой вход каждой суммирующей ячейки, для которой j>4. <.1,... tl-1 соединен с шиной нулевого потенциала.

Суммирующая. ячейка содержит полусумматор и два тактируемых эле,З5 мента памяти, причем первый и второй входы полусумматора соединены с соответствующими входами суммирующей ячейки„ выход суммы полусумиатора соединен с входом первого тактируемого элемента памяти, выход которого подключен к выходу суммы суммирующей ячейки, выход переноса полусумматора соединен с входом второго тактнруемого элемента памяти, выход которого подключен к выходу переноса суммирующей ячейки.. На фиг.l представлена структурная схема конвейерного сумматора; на фиг.2 - функциональная схема суммирующей ячейки.

1067499

Составитель А.Степанов

Редактор В.Ковтун Техред A.Áàáèíåö Корректор А.Повх

Заказ 11210/52 Тираж ф99 Подписное

ВНИИПИ Государствеиногокомитета СССР по делам и;зобретений и открытий

113035, Москва, Ж«35, Раушская наб., д. 4/5

Филиал ППП Патент, r. ужгород, ул. Проектная, 4

Конвейерный сумматор содержит входные шины 1 и 2, суммирующие ячейки 3, выходную шину суммы 4 и выход переноса 5. Суммирующая ячейка 3 содержит входы 6 и 7, выходы сумин 8 и переноса 9 и состоит иэ полусумматора 10 и тактируемых элементов памяти ll и 12.

Конвейерный сумматор построен по системе строка-столбец. Элементы памяти, входящие в ячейки 3 и пред- 10 ставляющие собой, например, Ъ -триггеры, служат для запоминания íà вре= мя одного такта результата суммирования по модулю два $1 и переноса РЯ, где символы 4 h) оэнача- 15 ют соответственно порядковый номер строки при отсчете снизу, начиная с самого младшего разряда, и порядковый номер столбца при отсчете слева.

Ячейки, расположенные выше диагонали i $, производят суваеирование суммы ..Sq ), полученной в предыдущем такте в ячейке той же строки (g-1)-го столбца с переносом РО(иэ ячейки ) -го столбца (а-1)-й строки. После записи в элементы памяти ll и 12 очередных значений сумьы и переноса на входах элементов памяти ячеек, расположенных виае и правее рассматриваемой ячейки, Формируются новые значения суммы и переноса, которые записываются в них при поступлении следующего тактового импульса. Здесь,. таким образом, имеет место конвейерный способ образования суммы, причем процесс направлен снизу вверх и слева направо.

Ячейки, расположенные ниже диагонали (, :, выполняют роль элементов задержки. Выход. переноса Рц здесь не используется, а вход для переноса Р „„1 подключается к шине логического нуля.

Ячейки, находящиеся на диагонали

С, осуществляют прибавление цифры ! $1,И,) либо к ци1фре Ь, если устройство используется в качестве сумматора, либо к cyme S .

Преимуществами предлагаемого устройства по сравнению с известными конвейерными суюеааторами являются более высокое быстродействие, обусловленное возможностью одновременной подачи разрядов суммируеьых чисел на суммирующие ячейки, простота конструкции как самого сумматора,как

:и суммирующей ячейки, заключающая ся в уменьшении числа входов суммирующей ячейки до двух и сокращении числа связей между ячейками, что повышает надежность и технологичность конвейерного сумматора.

Конвейерный сумматор Конвейерный сумматор Конвейерный сумматор 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх