Видеорегенератор цифровых сигналов с автоматической регулировкой усиления

 

ВИДЕОРЕГЕНЕРАТОР ЦИФРОВЫХ СИГНАЛОВ С АВТОМАТИЧЕСКОЙ РЕГУЛИРОВКОЙ УСИЛЕНИЯ . по авт. св. № 856032, отличающийся тем, что, с целью повышения точности регенерации сигналов, введены сумматор по модулю два, два D-триггера, два интегратора , второй блок вычитания, фазовращатель и два блока задержки, при .чем выход формирователя через последовательно соединенные фазовращатель и сумматор по модулю два подключен к входам первого и второго D-триггеров , выходы которых через соответствующие интеграторы подключены к входам второго вычитающего, блока, выход которого подключен к управляющему входу формирователя, вход и выход фазовращателя соответственно , через первый и второй блоки задержки соединены с.другими входами D-трйггеров , выход решающего блока и выход порогового блока второго детектора подключены соответственно к второму и третьему входу сумматора (Л по модулю два.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) 1(51) Н 04 Ь 25/06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

) Р а й

Ъ (ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 856032 (21) 2961494/18-09 (22) 16,07.80 (46) 15 01. 84. Бюл, Р 2 (72) Ю.К.Смирнов и В.И.Герасименко (71) Ленинградский электротехнический институт связи им. проф.

М.A.Áoí÷-Бруевича (53) 621.394.4(088.8) (56) 1.. Авторское свидетельство СССР

М 856032, кл. Н 01 Х 25/06, 1979 (прототип) . (54)(57) ВИДЕОРЕГЕНЕРАТОР ЦИФРОВЫХ

СИГНАЛОВ С АВТОМАТИЧЕСКОЙ РЕГУЛИРОВКОЙ УСИЛЕНИЯ по авт. св. 1) 856032, отличающийся тем, что, с целью повышения точности регенерации сигналов, введены сумматор по модулю два, два D-триггера, два интегратора, второй блок вычитания, фазовращатель и два блока задержки, причем выход формирователя через последовательно соединенные фазовращатель и сумматор по модулю два подключен к входам первого и второго Р-триггеров, выходы которых через соответствующие интеграторы подключены к входам второго вычитающего. блока, выход которого подключен к управляющему входу формирователя, вход и выход фазовращателя соответственно, через первый и второй:блоки задержки соединены с другими входами D-триггеров, выход решающего блока и выход порогового блока второго детектора подключены соответственно к второму и третьему входу сумматора по модулю два.

1067611 и:: обретение относь тся к технике связ -; и может исполь:oB=" TbcB для реген ерации цифровых си Гналон по в олн оводу, QBeTQBopy, коаксиальному кабелю„ радиорелейным линиям и т.д. с помощью различных кодов.

По основному àHT„ cB. 856032 изнecTeH Бидеореl e! Gp2Top циф!новых

СИГНаЛОВ С саБТОМЗTÈЧЕСКОЙ РЕГPJIHPQBкой усиления (APV) (содержащий последовательно соединенные блок Вычитания, регулируемый усилитель и решающий блок, два Детектора, выходы которых подкл!очень! к соотнетству1ощим н ходам блока =:-=»iiI:.I Tàll с я, формирователь, вход которогo соеди еH с выхоцом регулируемого усилителя, а ныХОД С T а 1(ТОБЫМИ Б Хода%1 РЕШа!ОЩЕГО блока и двух детекторов, сигнальные

ВХОДЫ КОТОРЫХ СОЕДИ!1ЕНЫ С ВЫХОДОМ решающего блока., à I- .x упОан (111!ощие входы — с Выходом регулируемого уси— лителя, причем каждый,e Te«TQp Bblrlojlнен н ниде псследонатет..ьно соединенбЛОКсо „CУММс3ТОРа

МОДУЛ!О Дна И ИН Te« ра Горса! 3pI! ЗТОМ ныход иliтегратора, входы сумматора

И ПорОГОБ О ГО бЛОКс 1!зля!OT C H Вь!ХО дом и входами детектора (L!, Недо("татком изн -QTBQãо Бидсорегенера".гора является точность регенерации сигналон из — за Влияния изме пений м101406! . ОБ стРОбиРО:"- " ан111! В Решаlо-! цем и пороговых блоках обусловленных Д Рей(30.1 1i f1 ç зы;.11!Го 1т-: с 013 i! с! Вых Оде (РОРМИPOHcleeË!ò ПО QTI! 0 1Е11. ИЮ I< (!3О «Е импульсон :а Быхо,; е ре..óëèp. емого усилителя (темпера.гурный и «pe- ..е1!Иой ,i „рей(!1) Пр1" измене "иl 10!;!eflтон сТро биронания изменяется Bм(1л!туда регулирующе Гст н а пряже! 1т ".,". с темы АРУ, что принодит к:!есоотнетстl3ию порога и ре(веющем блоке амплитуде регеН(«РИP1(e11Г1Х ИМПУЛЬС ОБ 11 Xc:(УД! e;-1ИIО помехоус ой чин ости регенера тора.

Пель 1«з обрете(:и;-i. — ИО: »!f!el!;le т о чНОСТИ РЕ Гс; ПЕР аГ1«нll 01! Гfl =:Ë В,.

ПОСТB!Blf(.:,Н„=;,:; Tf" (1-, II!QCТИ вЂ”; —.ЕТC;: ТЕМ что Б Bli7.,00!«e j pf (:рн.тор 1icf(lpQB6!õ сиг

НсЗ.ЛОВ (clнТОМа Г11.1 - C I(QA Р(=- ГQ,Ò!ИРОБ:I QI усиле.: ия (А!«У) Бнед-"ны сумматор по

МоттУЛ-1О ПВ Б „11,:. D — "f. Ù," 1 ЕРа, Она ИН— теГРатОРВ1. ВтОР0111 блОк ычитн.llия фз зовращате3!ь и Дна блока задержки. причем Бь:ход формонател1-: =ерез последовательно соединенные фазонращатель и суммзтор пО мОд3 3!10 i(ÂБ г Ог кл!очен

К БХОДам ПЕрБ ОГО и 13 TО(30 ГО !7 — Tри I" Г Е-" ров выходы которь1х -!epee QQQTBåòñòI

БУIОЩИЕ ИНТ(ЗГРаТОРЫ ПОДКЛЮ=-сн61 К БХОдам второго Бычитвпощего блока, ныкоторог0 подкл1отIeH к упранляющеМУ ВХОДУ фОРМИРОВатЕЛЯ(НХОЦ И БЫХОЦ фса3 ОБРВЩЗТЕЛЯ С СОТ БЕТСТБЕПН О т Е

1оез первый и BTopo! f блОки заДерж1(и

СОЕДИНЕНЬт C 11РУГИМИ БХОДНМИ 73-ТРИГ1- ЕРОВ Н (,т (01 Pe!fflIBf1!eт 0 бот(I(c! II БЫход порогоноГQ бло1ка BTQpoi .цетектора подключены соответственно к второму и третьему входу сумматора по модулю два.

На чертеже изображена структурная схема предложенного устройства.

5 Устройство содержит регулируемый усилитель 1, блоки 2 и 3 вычитания, формирователь 4, решающий блок 5, детекторы б и 7, состоящие из пороГовых блоков 8 и 9, сумматоров 10

1П и 11 по модулю два и,интеграторов

12 и 13, сумматор 14 по модулю два, фазонращатель 15, D-триггера 16 и

17, блоки 18 и 19 задержки, интеграторы 20 и 21, сумматоры 10, 11 и 14 по модулю два состоят из D-триггеров (З

22 — 24 и полусумматоров 25 — 27, а решающий блок 5 состоит из порогового блока 28 Р-триггера 29 °

Регенератор работает следующим обРазом.

Бинарные сигналы, подлежащие регенерации, поступают на вход устройства, а затем после усиления в регулируемом усилителе 1 — на вход ре25 шающего блока 5, в котором происходит восстановление передаваемого сигнала по форме и временному положению. Тактовая частота выделяется из си гн ала с помощью формирователя

4, на выходе которого вырабатываютаo ся прямоугольные импульсы (меандр) тактоной частоты. Если в момент положительного фронта напряжения тактовой частоты напряжение на входе решаю(цего блока 5 превышает порог,то на

З5 выходе D-триггера 29 формируется импульс с задержкой на один такт.

Этот импульс имеет длительность, равную одному такту, и соответствует символу 1, Если такого преныgO щения порога нет, то на выходе

D-триггера 29 появляется пробел, соответствующий символу 0 . ДействЂ,.!«e помех приводит к трансформации передаваемых символов в противополож,! ные по своему значению, т.е. возника1от сбои н переданаемом сообщении.

При отклонении амплитуды сигнала от опгимального значения, соответствующего определенному порогу в решаю,, щем блоке 5, вероятности ошибок уне5 0 личиваются. Восстановление амплитуды сигнала до ее оптимального значения производится системой автоматической регулировки усиления, содержащей детекторы 6 и 7, а также первый блок

55 вычитания 2.

Работа системы АРУ оснонана .на измерении вероятностей попадания смеси сигнала и шума в область напряжений больше и меньше порога решаю613щего блока 5, причем максимальная и минимальная амплитуды напряжений смеси сигнала и шума ограничены порогами пороговых блоков 8 и 9. Оценка указанных вероятностей производит65 сН сумматорами и интеграторами.

1067611

Сумматор 14 оценивает неравнозначность решений, прин ятых решающим блоком 5 и пороговым блоком 9 соответственно в различные моменты времени, сдвинутые на половину периода тактовой частоты, причем в первой половине напряжения сумматора 14 содержится информация о неравнознач- 65

12 и 1.3 в момент стробирования детекторов 6 и 7 тактовыми импульсами.

Параметры детекторов 6 и 7 подбираются таким образом, что в установившемся режиме указанные выше вероятности равны. При отклонении значений напряжений сигнала в моменты стробировання детекторов 6 и 7 по их тактовым входам от оптимальной величины порога нарушается равенство укаэанных вероятностей, что при- 10 водит к появлению регулирующего напряжения на выходе блока 2 вычитания. В результате действия этого напряжения система АРУ восстанавливает значение напряжения сигнала на 15 входе решающего блока 5 в момент действия стробирующих импульсов на тактовых входах детекторов 6 и 7, т.е. делает его равным оптимальному порогу. 20

Использование D-триггеров в детекторах 6 и 7, а также в решающем блоке 5 позволяет оказаться от формирования узких стробирующих импульсов в формирователе 8. Это обусловлено тем, что D-триггер (например типа MS тактируется фронтом прямоугольного напряжения, поступающего на его вход синхронизации . При этом запись инфор- . мации в D-триггер 24 с выхода порогового блока 9 производится со сдвигом на +180 (т е. на + /2), где Т вЂ” так— товый интервал) по отношению к моменту опроса решающего блока 5 не инвертированным напряжением тактовой частоты. В эти моменты времени величина напряжения сигнального импульса составляет приблизительно половину от максимального значения и находится в области максимальной крутизны изменения фронта импульсного сигнала передаваемой информации. Действие по мех приводит к тому, что происходит превышение или непревышение порога порогового блока 9 суммарным напряжением сигнала и помех в указанные 45 моменты времени + Т /2. Если сигнал сдвинут по фазе по отношению к тактовому напряжению, то .вероятность превышения (и соответственно непревышения) порога блока 9 в моменты стробирования — Т /2 по отношению к моментам стробирования решающего блока 5 не равна вероятности превы.шения порога (и соответственно его непревышения) в моменты + /2 ° Это обстоятельство и определяет принцип работы предлагаемого устройства. ности по отношению к решению в пороговом блоке 9 в момент времени, предшествующий решению в решающем. блоке 5, а во второй половине — о неравнозначности по отношению к решению в пороговом блоке 9 в момент времени, запаздывающий по отношению к решению в решающем блоке 5.

При сдвиге по фазе сигнала по отношению к вырабатываемому тактовому напряжению вероятности двух указанных выше сигналов неравнозначности не равны, что может быть использовано для корректировки фазы напряжения тактовой частоты.

D-триггеры 16 и 17 фиксируют .указанные неравнозначности, а затем интеграторы 20 и 21 усредняют соответствующпе напряжения неравнозначности. Регулирующее напряжение в соответствии с указанным принципом работы появляется на выходе второго т блока 3 вычитания при неравенстве вероятностей неравнозначных решений.

Благодаря обратной связи с выхода второго блока 3 вычитания на управляющий в.<од формирователя 4 происходит корректировка фазы напряжения тактовой частоты, и момент стробирования порогового блока 28 приближаетсяя к оптимальн ому значению соотв етствующему максимуму входного сигнала.

При этом система АРУ обеспечивает соответствие амплитуды сигнала опти.— мальному значению порога.

При отклонениях формы сигнала от симметричной требуется корректировка величины фазового сдвига в фазовращателе 15 относительно значений

+/2, что может быть достигнуто либо путем включения последовательно с инвертором в фазовращателе 15 линии задержки небольшой величины (например, одного-двух корпусов интегральных схем) либо вычитанием напряжений интеграторов 20 и 21 с неравными весами.

Блоки задержки 18 и 19 предназначены для компенсации задержки импульсов в цепях сумматора 14. В качестве этих блоков задержки могут быть также использованы интегральные схемы (например, один-два корпуса повторителя напряжений) .

Анализ показывает, что на форму дискриминационной характеристики фазового детектора, незначительно влияет коэффициент корреляции шумов, а также различие порогов пороговых блоков 9 и 28. Это обусловлено тем, что на характеристику фазового детектора в большей степени влияют межсимвольные помехи, а не шумы входного усилителя видеорегенератора. Максимальное значение дискриминационной характеристики соответствует вероятности появлений импульсов равной 1/2 (при равновероятных

1067611

Составитель Е.Сурина

Редактор Н.Воловик Техред В,Далекорей Корректор Ю.Макаренко

Заказ 11230/58 Тираж 640 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москвар Ж.-35, Раушская наб., д. 4/5

Филиал ППП Патент, г.ужгород, ул. Проектная, 4 символах 1 и 0 ). Это свидетельствует о достаточно большой крутизне дискриминационной характеристики и воэможности получения хорошей стабильности и точности фаэовой автоподстройки. 5

Преимущество предлагаемого устройства заключается в том, что эа счет фазовой автоподстройки, влияющей на стробирования решающего блока 5, так и сочность поддержания оптимального э на- О чения стробирования решающего блока 5, так и точность поддержания оптимальн ого з начен и я амплитуды си г нала . на входе решающего блока

5, что приводит к повышению точ- 5 ности регенерации. данные факторы (порог -и точность стробирования) в наибольшей степени влияют на точность регенерации сигналов °

Кроме того, при примененном принцине статистической фазовой автоподстройки происходит увеличение стабильности по сравнению с обычными аналоговыми диодными фазовыми детекторами, а также фазовыми детекторами на двухэтажных дифференциальных эмиттерносвязанных каскадах усиления. Это преимущество обусловлено тем, что примененный фазовый детектор является цифровым по структуре и принципам работы.