Регенератор цифровых сигналов

 

РЕГЕНЕРАТОР 1ЩФРОИЛХ СИГНАЛОВ , входной усилитель, формирователь выходных информационяьк юшуяьсов, вьщелитель тактовой fастоты и двухполярный детектор, отличающийся тем, что. с целью повышения помехоустойчивости, в него введены блок регулирования порога и компаратор, выход которого подключен к входу вьщелителя тактовой частоты и к первому входу формирователя выходных информационных импульсов , второй вход которого соединен с выходом выделителя тактовой частоты, при этом выход входного усилителя подключен к первому входу компаратора и к входу двухполярного детектора, выход которого соединен с входом блока регулирования порога,, Выход которого подключен к второму Входу компаратора.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСИИХ

РЕСПУЬЛИН (19) (! 3) ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

fT0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

4рц Н 04 L 25/06

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ИЮ63 \@ (2f) 3414002/24-09 (22) 21.07.82 (46) 23.03.85. Бюл. В 11

:(72) В.Ф.Александров и Г,Л.Львов (53) И1.394.646(088.8) (56) Авторское свидетельство СССР

В 657651, an. Н 04 L 25/06, 1977 (прототип) . (54) (57). РЕГЕНЕРАТОР ЦИФРОВЫХ СИГНАЛОВ, соде мащий входной усилитель, формирователь выходных информацион»Iaaf импульсов, выделитель тактовой частоты и двухполярный детектор, отличающийся тем, что, с целью повьппения помехоустойчивости, в него введены блок регулирования порога и компаратор, выход которого подключен к входу выделителя тактовой частоты и к первому входу формирователя выходных информационных импульсов, второй вход которого соединен с выходом выделителя тактовой . частоты, при этом выход входного усилителя подключен к первому входу компаратора и к входу двухполярного детектора, выход которого соединен с входом блока регулирования порога,, выход которого подключен к второму входу компаратора.

Изобретение относится к технике связи и может использоваться в системах связи с различными видами модуляции, особенно в системах с потерей постоянной составляющей при переда- 5 че цифровых сигналов.

Известен регенератор цифровых сиг налов, содержащий входной усилитель, формирователь выходных информационных импульсов, выделитель тактовой частоты и двухполярный детектор (1) .

Однако известный регенератор имеет низкую помехоустойчивость.

Цель изобретения — повышение поме» хоустойчивости. 15

Для достижения цели в регенератор цифровых сигналов, содержащий входной усилитель, формирователь выходных информационных импульсов, выделитель тактовой частоты и двух- 20 полярный детектор, введены блок регулирования порога и компаратор, выход которого подключен к входу выделителя тактовой частоты и к первому вхоцу формирователя выходных информа- 25 цнонных импульсов, второй вход которого соединен с выходом выделителя тактовой частоты, при этом выход входного усилителя подключен к перво. му входу компаратора и к входу двух- 30 полярного детектора, выход которого соединен с входом блока регулирования порога, выход которого подключен к второму входу компаратора.

На чертеже представлена структур- З5 ная электрическая схема предложенного регенератора.

Регенератор цифровых сигналов содержит входной усилитель 1, двух- полярный детектор 2, блок 3 регули- 40 рования порога, компаратор 4, выделитель 5 тактовой частоты, состоящий из формирователя 6 коротких импульсов, высокоизбирательного резонансного блока 7, усилителя 8, решаю-45 щего блока 9 и элемента задержки 10, формирователь 11 выходных информационных импульсов.

Регенератор цифровых сигналов работает следующим образом. 50

Выходной сигнал поступает на входной усилитель 1, где .усиливается до уровня, необходимого для работы двухполярного детектора 2- в линейном режиме, причем диоды двухполярного 55 детектора 2 включены последовательно через резистивную нагрузку (не показана), а постоянная времени заряда г двухполярного детектора не превышает длительности одного бита информации. Выходной сигнал двухполярного детектора 2 снимается со средней точки резистивной нагрузки и подается на один вход компаратора 4. Такое построение двухполярного детектора позволяет следить за структурой приходящего сигнала, т.е. при преобладании в нем "единиц" выходной сигнал смещает порог принятия решения в компараторе 4 в положительную область, а при преобладании "нулей"в отрицательную область, при равновероятном распределении нулей и единиц выходной уровень двухполярного детектора близок к нулю. В моменты изменения уровня входного сигнала синхронно изменяется и порог принятия решения, этим обеспечивается поддержание работы компаратора в оптимальном режиме, который первоначально может выставляться блоком 3 регулирования порога на управляющем входе компаратора 4.

Таким образом, данная схема позволяет автоматически независимо от структуры и амплитуды сигнала поддерживать в компараторе 4 оптимальный порог принятия решения. Сигнал о выходе компаратора 4 поступает на вход выделителя 5 тактовой частоты, который представляет собой последовательно включенные формирователь 6 коротких импульсов, синхронных по времени с моментами появления переднего и.заднего фронтов импульсов с выхода компаратора 4 и поступает на высокоизбирательный резонансный блок.7, где выделяется первая гармоника синхронизирующего сигнала, а с его выхода на усилитель 8, в котором производится усиление сигнала до уровня, необходимого для работы решающего блока 9, который представляет собой компаратор, управляющий вход которого заземлен, и таким образом на выходе решающего блока 9 появляются сигналы в моменты пересечения нулевого уровня синхронизирующего сигнала с выхода высокоизбирательного. резонансного блока 7. Сигнал с выхода решающего блока 9 через элемент задержки 10 поступает на синхронизирующий вход формирователя 11 выходных информационных импульсов, представляющий собой триггер, на второй вход которого подан сигнал с выСоставитель А.Москевич

Редактор Н.Тупица Техред Т.Маточка корректор А.Зимокосов

Заказ 1380/44 Тираж 659 Подписное

ВНИКПИ Государственного .комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент",. г.ужгород, ул.Проектная, 4 хода компаратора 4. Подбирая время задержки элемента задержки 10, добиваются оптимальной "точки принятия

: решения" по времени.

Применение в цифровых линейнйх трактах предложенного регенератора цифровых сигналов с автоматическим

146820 4 управлением уровня принятия решения уменьшает в 10-100 раз потери досто-: верности регенерируемой информации за счет регенератора от воздействия

5 на него дестабилизирующих факторов, что позволяет повысить качество передачи сигнала по цифровому линейному тракту.