Регенератор цифрового сигнала

 

Изобретение относится к электротехнике связи. Повьппается точность регенерации. Устр-во содержит 1-й блок вычитания (БВ), решающий блок 3, блок тактовой синхронизации 4, формирователь дыходных импульсов 5, 1-й анализатор сигналов (АС) 7, 1-й реверсивный счетчик (PC) 8, 1-й преобразователь кода 9, счетчик импульсов 10. Цель достигается введением следующих блоков: 2-го компаратора II, сумматора по модулю два 18, 2-го АС 12, 2-го PC 13, 2-го преобразователя кода 14, 2-го блока вычитания 15, делителя напряжения 16, сумматора 17. 2 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЯИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А") (19) (11) (51) 4 H 04 L 25 06

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

llO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ . 13

К д BTOPCHOMV СВИДЕТЕЛЬСТВУ (54) РЕГЕНЕРАТОР ЦИФРОВОГО СИГНАЛА (57) Изобретение относится к электротехнике связи. Повьппается точность (21) 3715756/24-09 (22) 21,03.84 (46) 23.06.86.Бюл. У 23 (71) Одесский электротехнический институт связи им. А.С.Попова (72) А.Ю.Лев, Л.В.1:иквадэе и Д.А.Сирбиладзе (53) 621.395.4(088.8) (56) Авторское свидетельство СССР

9 919138, кл. Н 04 Ь 25/06, 1980. регенерации, Устр-во содержит 1"й блок вычитания (БВ), решаюп(ий блок 3, блок тактовой синхронизации 4, формирователь выходных импульсов 5, 1-й анализатор сигналов (АС) 7, 1-й реверсивный счетчик (РС) 8, 1-й преобразователь кода 9, счетчик импульсов

10, Цель достигается введением следующих блоков: 2-го компаратора 11, сумматора по модулю два 18, 2-го

АС 12, 2-го РС 13, 2-ro преобразователя кода 14, 2-го блока вычитания

15, делителя напряжения 16, сумматора 17. 2 ил °

Изобретение относится к электротехнике связи и может быть использовано в сш темах передачи дискретной информации для регенерации цифрового сигнала.

Пель изобретения — повышение точности регенерации, На фиг.1 представлена структурная электрическая схема предлагаемого регенератора; на фиг.2 - глаз-диаграмма, поясняющая работу регенератора.

10 соответствующих первого и второго преобразователей 9 и 14. Первый компаратор 6 стробируется импульсами с выхода решающего блока 3, которые формируются только в случае, если

39881 2 нимум (что будет соответствовать приблизительно значению Uâ мнн)

Для этого цифровой сигнал (фиг.1) с вьгхода усилителя-корректора 1 подается на объединенные входы первого и второго компараторов 6 и 11. На другие входы этих компараторов подаются постоянные напряжения с выходов

20

Регенератор цифрового сигнала содержит усилитель-корректор 1, первый блок 2 вычитания, решающий блок 3, блок 4 тактовой синхронизации, формирователь 5 выходных импульсов, первый компаратор 6, первый анализатор

7 сигналов, первый реверсивиый счетчик 8, первый преобразователь 9 кода, счетчик 10 импульсов, второй компаратор 11, второй анализатор 12 сигналов, второй реверсивный счетчик 13, второй преобразователь 14 кода, второй блок 15 вычитания, делитель 16 напряжения, сумматор 17, сумматор 18 по модулю два.

Регенератор цифрового сигнала работает следующим образом.

1! — максимальный размах сигнамакс ла при отсутствии помех и минимальном значении затухания линии связи (фиг.2) ° Заштрихованные секторы— это области всевозможных значений информационных импульсов с учетом всякого рода помех и затухания линии

U „ и !! „, это верхняя и нижняя границы глаза. В общем случае глаз несимметричный и следовательно оптильный nopor решения U„ .o„ò р ный половине раскрыва глаз-диаграммы (фиг.2) отличается от порога решения, принятого в регенераторах цифровых систем передачи, который для однополярного сигнала при равновероятном появлении "единиц" и "нулей", берется равной половине амплитуды неискаженно го информационного импульса U . Для того, чтобы измерить

Ь„ ма„ñ зировать определенное количество информациойных символов ("нулей" и

"единиц") и приблизиться к наиболее вероятному усредненному максимуму для "нулей" (что будет соответствовать приблизительно значению U„ ö„ ), наиболее вероятному усредненному ми30

55 амплитуда импульса усилителя-корректора 1 будет преобладать пороговый уровень первого блока 2 вычитания в момент действия импульсов на стробирующий вход решающего блока 3 с выхода блока 4 тактовой синхронизации.

Таким образом, первый компаратор

6 работает только в моменты действия

"единиц" на его информационный вход.

Второй компаратор 11 работает только в моменты действия "нулей" на его информационный вход, что достигается подачей на его стробирукяций вход импульсов с выхода сумматора 17, которые формируются только в случае, если амплитуда выходного импульса усилителя-корректора 1 будет меньше порогового уровня в тактовые моменты, На выходах первого 6 и второго 11 компараторов в момент стробирования импульсы появляются лишь тогда, когда уровень сигнала на их объединенные информационные входы будет больше пороговых уровней с первого и второго преобразователй 9 и 14 кода соответственно. Выходные импульсы с первого Ь и второго 11 компараторов подаются на первый 7 и второй

12 анализаторы сигналов соответственно, которые приводятся в исходное состояние от сигнала, подаваемого на их входы сброса от счетчика !О импульсов после его каждого переполнения. Счетчиком 10 импульсов.задается число анализируемых символов (единиц и нулей"). На выходах первого и второго анализаторов 7 и 12 сигналов сигнал может появиться или не появиться в зависимости от количества накопившихся импульсов в них в моменты сброса, при этом первый и второй анализаторы 7 и !2 сигналов отличаются друг от друга только апгоритмом рабаты. Первый анализатор

7 сигналов включен в цепь отслежи1239881 вания среднего минимума "единиц"

Uf . Это тот уровень, выше которо-, го находится подавляющее большинство иэ анализируемых "единиц" (число которых задается счетчиком импульсов, 10). Число преобладающих "единиц" определяется заранее с учетом допустимого разброса, т.е. задается интервалом возможного значения чисел преобладающих импульсов, при этом 10 если количество накопившихся импульсов в первом анализаторе 7 сигналов в момент сброса не выходит за границы указанного интервала (что будет иметь место при достижении значения 15 напряжения на выходе первого преобра зователя 9 кода уровня, приблизительно равного U „„„ ), то на выходах

° первого анализатора 7 сигналов сигнал не появляется и ие изменяется со- 20 ответственно состояние первого реверсивного счетчика 8, что также не изменяет уровня напряжения на выходе первого преобразователя 9 кода. Если по какой-то причине количество на- 2S копившихся импульсов в первом анализаторе сигналов 7 выходит за пределы заданного импульса интервала, то в зависимости от того будет ли число анализируемых импульсов выше или ни- З0 же указанного интервала, в момент сброса появляатся .сигнал на первом или на втором выходе первого анализатора 7 сигналов, что вызывает изме- . нение состояния первого реверсив35 ного счетчика 8, при котором ступенчато увеличивается либо уменьшается напряжение на выходе первого преобразователя 9 кода, приближаясь к значению U> мкк

Таким же образом отслеживается и средний максимум "нулей" U„ „ .Это уровень, в котором преобладает миниlt мальное. количество анализируемых ну- лей" (число которых задается счетчиком импульсов 10) .(фиг,2), Это число преобладающих "нулей" также задается заранее во втором анализаторе 12 сигналов, включенном в цепь отслежива=.. ния среднего максимума "нулей, с 50 учетом допустимого разноса. Второй анализатор 12 сигналов управляет работой второго реверсивного счетчика

13 и на выходе второго преобразователя 14 кода поддерживается напряже- ss ние приблизительно равное Б„ „ . Дан.маке лее во втором блоке 15 вычитания образовывается равность 0 „„„- Ц, т.е, получается истинное значение раскрывания глаз-диаграммы, которое можно отсчитать. Для формирования оптимального порогового напряжения

U að аа у (фиг.2) напряжение с выхода второго блока 15 вычитания делится на 2 в делителе 16 напряжения и затем в сумматоре 17 суммируется с напряжением U„, подаваемым на его н,мака ° другой вход с выхода второго преобразователя кода 14. На выходе сумматора 17 получается напряжение

«k Pt "Ыокд» +и

tto1t. oat 2 -ч. макс (фиг.2), что и подается на вход опорного сигнала блока 2 вычитания, выходные импульсы которого, транслируемые решающим блоком 3, пронормированные по высоте и длительности в формирователе 5 выходных импульсов, передаются в линию. Одновременно с выхода решающего блока 3 импульсы подаются в сумматор 18 по модулю два, с выхода которого импульсы поступают на второй вход второго компаратора 11.

Формула изобретения

Регенератор цифрового сигнала, содержащий блок тактовой синхронизации, формирователь выходных импульсов, первый реверсивный счетчик, первый преобразователь кода и последовательно соединенные усилитель-корректор, первый блок вычитания, решающий блок, к второму входу которого подключен выход блока тактовой синхронизации, первый компаратор и первый анализатор сигналов, выходы которого подключены к входам первого реверсивного счетчика, выход которого через первый преобразователь кода соединен с вторым входом первого компаратора, при этом выход решающего блока подключен к входам формирователя выходных импульсов и счетчика импульсов, выход которого соединен с вторым входом первого анализатора сигналов, выход усилителя-корректора подключен к входу блока тактовой синхронизации, о т л и ч а ю щ и йс я тем, что, с целью повышения точ- ности регенерации, в него введены второй компаратор, сумматор по модулю два, второй анализатор сигналов, второй реверсивный счетчик и последовательно соединенные второй преоб12 3988 1

Он монс

Составитель А.Москевич

Техред О.Сопко Корректор А.Обручар

Редактор А.Сабо

Заказ 34!1/58 Тираж 624 Подписное

ВН1!ИП11 Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д, 4/5

Производственно-полиграфическое предприятие,r.Ужгород,ул.Проектная,4 разователь кода, второй блок вычита" ния, делитель напряжения и сумматор, выход которого подключен к второму входу первого блока вычитания, первый вход которого соединения с третьим входом первого компаратора и с первым входом второго компаратора, второй вход и выход которого соединены соответственно с выходом сумматора по модулю два, к входам ко- i0 торого подключены выходы решающего блока и блока тактовой синхронизации, I и с первым входом второго анализатора сигналов, второй вход и выходы которого соединены соответственно с выходом счетчика импульсов и с входами второго реверсивного счетчика, выход которого через второй преобразователь кода подключен к третьему входу второго компаратора и к второму входу сумматора, а выход первого преобразователя кода соединен с вто- рым входом второго блока вычитания.